用于衛星雙向時間傳遞系統的調制器設計

王學運,張升康

(北京無線電計量測試研究所,北京100854)

1 引 言

衛星雙向時間傳遞是目前遠距離時間同步和校準的高精度和高準確度的手段之一,其工作原理是參加比對的兩個地面站向衛星發送定時信號,并接收經衛星轉發的對方的定時信號,兩站分別通過時間間隔計數器測出對方定時信號與本地定時信號的時差值,然后再根據鏈路上的各種延時值計算出兩地的鐘差[1-2]。

衛星雙向時間傳遞系統的核心是調制解調器,目前國內外衛星雙向時間傳遞鏈路常采用德國timetech公司的stare專用時間傳遞調制解調器,我國在這種設備的研制方面還有待提高,而且國內外針對衛星雙向時間傳遞調制解調器設計的專門文獻較少。本文采用偽碼擴頻調制體制設計開發了用于衛星雙向時間傳遞的調制器,其原理是在FPGA中將本地1 PPS信號和時間信息偽碼擴頻,同時進行CRC校驗處理,然后再利用DDS實現BPSK調制,并完成70 MHz的中頻輸出。仿真測試實驗表明,該調制器能滿足基本的應用需求。下面對系統架構及主要功能模塊進行詳細介紹,并結合仿真測試結果進行分析說明。

2 調制器總體設計

在衛星雙向時間傳遞系統中,本地1 PPS信號和時間信息通過調制器單元的編碼調制之后輸出,調制器的主要功能是將數據信息按一定格式組幀并進行擴頻處理,然后調制成70 MHz中頻信號后輸出。其原理框圖如圖1所示。

圖1 調制器系統框圖Fig.1Modulator system

調制數據有兩部分,一是1 PPS秒脈沖信號,二是本地時間信息。1 PPS秒脈沖信號用于實現衛星雙向時間傳遞,它是由參與時間比對的原子鐘提供的。在硬件實現時將1 PPS信號用幀頭替代,除要保證秒脈沖沿與幀頭精準對齊之外,還要保證對1 PPS信號的采樣誤差要小于系統的同步精度,因此對采樣時鐘頻率要求較高。本地時間信息主要包含時間比對信息、時碼信息、電離層時延信息、Sagnac信息及其它信息等,它們對完成衛星雙向時間傳遞起到輔助的作用。對于這些信息數據采用常規處理,將其包含在數據幀中作數據的調制解調。

擴頻單元一般選取Gold碼作為擴頻序列,它是m序列的復合序碼,具有良好的自相關和互相關性能。碼周期長度一般可選用10的倍數,但要保證截短后的碼序列仍然要具有良好的自相關和互相關特性。碼周期長度越長,其抗噪聲性能越好,但是接收端捕獲的速度就越慢。

調制方式選擇BPSK調制,BPSK比較簡單可在FPGA中實現,也可采用具有調相功能的DDS芯片實現。為提高通信的可靠性,系統中需要加入CRC校驗功能,以對可能或已經出現的差錯進行控制。CRC碼是一種有效的編碼技術,它以其檢出概率高且易于用硬件實現的優點在移動通信、計算機通信、USB接口、測控等領域有著廣泛的應用。

3 調制器的FPGA實現

調制器的FPGA硬件實現框圖如圖2所示。FPGA內部完成的主要工作有數據成幀、擴頻及CRC校驗、串口通信等,DDS芯片AD9852實現BPSK調制功能。

時鐘clk和1 PPS信號是由參與時間比對的原子鐘提供的。1 PPS信號是調制器各功能單元的啟動和控制信號,是功能實現的協調者和組織者。數據成幀單元、CRC校驗單元、擴頻單元、碼產生單元都是在1 PPS信號的控制下工作的。

圖2 調制器的FPGA實現Fig.2Modulator designed based on FPGA

系統數據幀格式如圖3所示,其中幀頭是13 bit的Barker碼序列,數據速率為500 Hz。

圖3 數據幀格式Fig.3 Format of data frames

3.1 CRC校驗模塊的實現

本系統采用CRC-CCITT標準,其生成多項式為

CRC校驗的硬件實現所要求的速度并不高,因此可以選用串行實現方式,即經典的LSFR方法[3],其實現結構如圖4所示。當最后一位數據進入該結構之后,寄存器中所存儲的值就是CRC校驗位,然后讀取這16個寄存器的值并將其存儲到規定的存儲區域,最后輸出成幀。用Verilog HDL語言可以很方便地實現此算法。需要注意的是,CRC的工作受到1 PPS脈沖信號的控制。

圖4 CRC串行結構框圖Fig.4 Serial architectural of CRC

該模塊的測試方法:人為給定其一串輸入數據,通過modelsim仿真觀看其輸出結果,然后再與matlab計算出來的結果進行比較。

3.2 擴頻的硬件實現

經研究,系統選用的Gold碼周期長度為1000,碼速率為2.5MHz和5MHz可調。m序列優選對[4]為

其硬件實現結構如圖5所示。由于使用的是截短的碼周期為1000的碼序列,因此當碼發生器產生1000個碼片后就要將移位寄存器的值設置為初始狀態值,而初始狀態值可以為全1,也可以為其他非全0值,并且在1 PPS的信號到來時將移位寄存器恢復成初始狀態值。最后,將數據幀信息與擴頻碼序列在1 PPS脈沖信號控制下進行異或運算,從而實現擴頻功能。

圖5 Gold序列硬件實現框圖Fig.5 Design of Gold based on hardware

圖6 是截短Gold碼的自相關仿真圖,橫坐標表示Gold碼的偏移量,縱坐標表示自相關值。從中可發現截取的1000個碼片具有良好的自相關性。

圖6 截短Gold碼序列自相關仿真波形Fig.6Autocorrelation of truncatedGold code

3.3 BPSK調制

系統采用AD9852實現BPSK調制。令AD9852工作在PSK模式,采用差分時鐘,頻率為10 MHz。對AD9852內部寄存器的配置通過在FPGA中編寫的狀態機來控制實現。最后將擴頻數據調制到70 MHz的中頻輸出,輸出功率為-15 dBm,經過低通濾波之后送到后級衛通變頻設備。

4 系統仿真與測試

對整個基帶系統利用modelsim SE進行仿真,仿真結果如圖7所示。該仿真可以驗證數據裝幀的正確性,由于之前已單獨對CRC校驗進行了驗證,在此,將code-crc以及已知的輸入數據和幀頭數據按照圖3所示的數據幀格式進行組合,然后與mem1的數據進行比較,比較結果說明硬件實現的正確性。

圖7 基帶仿真結果總體圖Fig.7 Simulation results of baseband

Data-out是數據成幀后的輸出數據,此信號同生成的Gold碼(Gold信號)進行異或完成擴頻,生成擴頻信號data-out2。這些動作都是在1 PPS信號控制下完成的?？梢钥匆幌轮虚g豎線的細節,見圖8。當1 PPS信號到來時,crc以及擴頻單元才開始進行數據采集,從而保證動作的一致性。

圖8 基帶仿真結果細節圖Fig.8 Detail simulation results of baseband

此外,可使用QuartusII自帶的ELA工具對數據進行觀測,進一步驗證硬件實現結果,部分觀測結果如圖9所示。圖10是用頻譜儀觀測到的中頻輸出,頻譜儀設置如下:RBW設置為100 kHz、VBW設置為100 kHz、AVG設置為on,經測試可得,其中頻輸出主瓣峰值功率為-15 dBm,中頻輸出頻率為70 MHz。

圖9 ELA測試結果Fig.9 ELA test results

圖10 中頻輸出頻譜Fig.10 The spectrum of IF

5 結束語

調制解調器是衛星雙向時間傳遞系統的核心設備,本文設計完成了用于衛星雙向時間傳遞系統的調制器,其功能結構與一般的擴頻系統相似,但對1 PPS信號需要進行特殊處理。系統仿真測試結果表明,該調制器可以實際應用,并已經過實際試驗驗證。為與商用設備直接相連組成系統,需要實現調制器的中頻輸出功率可調,且需考慮實際系統中1 PPS信號的使用方式。同時,該調制器也為解調器的研制工作提供了一個良好的測試平臺,可進一步加快解調器的研制步伐。

[1]Kirchner D.T wo-Way Time Transfer Via Communication Satellites[J].Proceedings of the IEEE,1991,79(7):983-990.

[2]李宗揚.時間頻率計量[M].北京:原子能出版社,2002.LI Zong-yang.Metrology of time and Frequency[M].Beijing:Atomic Energy Press,2002.(in Chinese)

[3]葉懋,劉宇紅,劉橋.CRC碼的FPGA實現[J].重慶工學院學報(自然科學版),2007,21(3):85-87.YE Mao,LIU Yu-hong,LIU Qiao.Implementation of CR C Based on FPGA[J].Journal of chongqing Institute of technology(Natural Science Edition),2007,21(3):85-87.(in Chinese)

[4]查光明,熊賢祚.擴頻通信[M].西安:西安電子科技大學出版社,1990.ZHA Guang-ming,XIONG Xian-zuo.Spread Spectrum Communication[M].Xi′an:Xidian University Press,1990.(in Chinese)