流水線ADC的行為級仿真

蔡衛華，郭裕順

（杭州電子科技大學 電子信息學院，浙江 杭州 310018）

流水線ADC的行為級仿真

蔡衛華，郭裕順

（杭州電子科技大學 電子信息學院，浙江 杭州 310018）

行為級仿真是提高流水線（Pipeline）ADC設計效率的重要手段。建立精確的行為級模型是進行行為級仿真的關鍵。本文采用基于電路宏模型技術的運算放大器模型，構建了流水線ADC的行為級模型并進行仿真。為驗證提出模型的精度，以一個7位流水線ADC為例，分別進行了電路級與行為級的仿真，并做了對比。結果表明這樣構建的行為級模型能較好地反映實際電路的特性，同時仿真時間大大縮短。

運算放大器；流水線ADC；行為模型；行為級仿真

模數轉換器（A/D converter）是各種電子系統中得到廣泛應用的一種基本電路，其性能的好壞最終影響著所設計系統的性能。分辨率高、轉換速度快、性能優越的模數轉換器一直是集成電路設計中最具挑戰性的設計任務。由于ADC的關鍵部分是模擬的，因此其設計很大程度上依賴于電路仿真，但用通常的電路仿真工具對ADC作晶體管級仿真需要耗費大量的時間。為此人們采用數字集成電路層次式設計的思想，提出了先建立行為級模型進行行為級的仿真優化，再在電路級進行具體電路設計，以縮短整體設計時間的方法[1-3]。MATLAB/Simulink、VHDL-AMS與 Verilog-AMS等工具與語言及相應仿真軟件為實現這類模擬-數字混合電路系統的行為仿真提供了實現手段。

行為級仿真的關鍵是仿真的精度，這主要又取決于各單元電路行為模型的精度。在以往文獻中，各單元電路采用的模型一般是在基本功能模型中增添一些反映電路常見非理想特性的環節構成的，對電路的非線性效應或高階動態效應考慮不足，不能全面反映電路的工作特性，因此精度有限。流水線ADC中的一個主要單元電路是運算放大器，采樣-保持電路、MDAC主要是由運放構成的，比較器基本等價于一個開環的運放，因此運放模型的精度基本決定了整個ADC行為仿真的精度。文中對運算放大器采用了基于電路宏模型技術構造的模型[4]，并以此模型為基礎構成采樣-保持、MDAC及比較器電路的模型，從而保證這樣得到的行為級仿真有較高精度。

下面先介紹文中采用的運算放大器模型，接著介紹一個7位流水線ADC的結構及其行為級模型，然后給出行為仿真的結果及與電路級仿真結果的比較。從結果可以看出采用本文的行為模型進行仿真，可得到高精度的仿真結果，同時消耗的仿真時間大大縮短。

1 運算放大器模型

在模擬或模擬-數字混合信號電路的高層仿真中，運算放大器通常被等效成一個以受控電源為基礎，加上對有限增益帶寬、擺率、輸出電阻等非理想因素的考慮組成的一個線性模型。這樣的模型雖然包括了運放的一些重要非理想效應，但沒有考慮運放的非線性，也沒有考慮運放的高階動態效應。當運放的工作速度較高，或低電壓工作進入非線性區時，可能會導致較明顯的誤差。事實上，閉環運放在階躍信號作用下建立時間的準確分析必須考慮非線性與線性兩個工作區間[5]。因此，在ADC等電路的行為仿真中采用更全面的運放模型是有必要的。

文中采用基于電路宏模型技術構造的運放模型[4]。這一模型是根據運放電路的具體結構經過簡化得到的，最初是針對雙極型運放的，后來被推廣到MOS運放，也包括輸入級、中間級與輸出級，可重現運放的幾乎所有特性指標。輸入級由一對差分對構成，可模擬運放的失調電壓/電流、共模特性，中間級與輸出級主要由受控源與電阻、電容組成，模擬運放的增益、頻率與輸出特性，輸出級還包括幾個二極管以反映運放的限幅限流特性。

由于Hspice等仿真器中可用PWL等形式直接描述元器件的非線性特性，因此我們對上述模型做了簡化，將原模型中的輸入級差分對用一個非線性受控源表示并與中間級合并，帶二極管限幅的輸出級用一個線性受控源進行等效。這樣得到的模型如圖1所示。其中Vin為輸入的差模電壓，Cc為二級運放的補償電容，I0、I1分別對應的是非線性壓控電流源及線性壓控電流源，R2為輸出電阻，電容C1是用來建立相位裕度。這一模型不僅反映了增益、帶寬、輸出電阻等常見的運放非理想特性，也包括了放大器的非線性及兩階動態效應。

圖1 二級運放模型及非線性電流源傳輸曲線Fig.1 Model of Two-stage operational amplifier and nonlinear current source transmission curve

2 流水線ADC的行為模型

文中討論的流水線ADC結構如圖2所示，由采樣保持電路（S/H）、子模數轉換器電路、數模轉換器電路和MDAC構成[6]。其中每一級輸出1.5 bit數字位，經過數字校正電路（其中0.5 bit用于數字校正），最后每級實際只有1 bit有效位輸出。下面介紹各部分的行為模型。

圖2 流水線ADC總體結構及每級基本結構Fig.2 Pipeline ADC overall structure and basic structure of each class

1）采樣保持電路

采樣保持電路基本電路圖如圖3所示，其主要有開關、電容和運算放大器組成。用圖1中的運放模型替代電路中的運算放大器，就得到采樣保持電路的行為級模型。

2）比較器

圖3 基本的采樣保持電路Fig.3 Basic sample and hold circuit

流水線ADC的子模數轉換器是由若干比較器組成的并行模數轉換模塊。這些比較器采用的是相對速度較高的高速比較器，一般由一級或多級預放大器，再接一個鎖存比較器構成[7]。通過前置預放大器的增益可降低鎖存器的失調電壓，快速建立鎖存器的輸入。圖4是比較器的模型，其主要有非線性壓控電流源、等效輸出電阻和電容組成。其中非線性壓控電流源與圖1相似，電阻R與電容C主要模擬比較器的輸出電壓與響應時間。

圖4 比較器模型Fig.4 Comparator model

3）MDAC

與前面采樣保持電路類似，MDAC電路采用的也是開關電容電路，主要由運放、開關、電容構成。MDAC電路主要實現殘差放大功能，其電路如圖5所示（這里指1.5位/級）：

圖5 MDAC電路Fig.5 MDAC circuit

當K1閉合，K2斷開時，電路處于采樣階段，反過來，當K1斷開，K2閉合時，電路處于余量放大階段。在理想狀態下，由電荷守恒定理可得：

其中是連接到參考電壓上所有電容的總和。當電容相等時，由上述等式可以得出輸出是等于2倍的輸入與參考電壓的和差，也就實現殘差放大的功能。

由于MDAC電路與采樣保持電路都是采用開關電容電路，因此建立的模型也相似，主要是對運放進行建模，建模模式可以如圖1所示。

3 仿真結果

為了驗證所上述ADC行為模型的準確性，用Hspice，對一個7 bit，采樣率17 MHz的流水線ADC電路分別作了行為級與電路級仿真。在ADC輸入加一個幅度為1 V，頻率為1 MHz的正弦信號。圖6是采樣-保持電路在1/4個周期的輸出，可以看出行為級仿真的輸出波形與電路級仿真的輸出十分接近。圖7是將最后得到的數字信號通過Fourier變換后得到信號頻譜圖（左圖為電路輸出，右圖為模型輸出），表1給出了根據信號頻譜計算的ADC性能指標，可見行為級仿真的結果與電路級的結果也同樣十分接近，說明本文的采用行為仿真模型具有較高精度。

圖6 采樣保持電路與模型輸出Fig.6 Output of sample and hold circuit and model

圖7 電路與模型輸出頻譜Fig.7 Output spectrum of circuit and model

表1 電路與模型輸出結果Tab.1 Result of circuit and model

4 結 論

行為級建模與仿真在模數轉換器電路設計中起著相當重要的作用[8]。本文通過對流水線ADC各個模塊的分析，對其主要模塊建立了行為級模型，并通過電路與模型的仿真，得到仿真結果，從結果可以看出本文所設計模型具有較高的精確度，從而達到了本文研究的目的。

[1]Rutenbar R A，Gielen G G E，Roychowdhury J.Hierarchical modeling，and synthesis for system-level analog and RF designs[J].Proceedings of the IEEE，2007，95（3）:640-669.

[2]Pandit S，Bhattacharya S K，Mandal C，et al.A fast exploration procedure for analog high-level specification translation[J].Computer-Aided Design of Integrated Circuits and Systems，2008，27（8）:1493-1497.

[3]Ruiz A J，Rosa J M，Delgado R M，et al.Behavioral modeling simulation and high-level synthesis of pipeline A/D converters[J].Circuits and Systems，2005（6）:5609-5612.

[4]Turchetti C，Masetti G.A macromodel for integrated all-MOS operational amplifiers[J].Solid-State Circuit，1983，18 （4）:389-394.

[5]Chuang C T.Analysis of the settling behavior of an operational amplifier[J].Solid-State Circuit，1982，17（1）:74-80.

[6]Parenti M，Vecchi D，Boni A，et al.Systematic design and modeling of high-resolution，high-speed pipeline ADCs[J].Journal of the International Measurement Confederation，2005，37（4）:344-351.

[7]馮軍，李智群.CMOS模擬集成電路設計[M].2版.北京:電子工業出版社，2005.

[8]Alan M H，Phillip A E.A behavioral model of an analog voltage comparator[J].Circuits and Systems，1989（2）:989-992.

CAI Wei-hua，GUO Yu-shun
（School of Electronics and Information Engineering，Hangzhou Dianzi University，Hangzhou310018，China）

Behavioral-level simulation is very important for the improvement of the design efficiency of Pipeline ADCs.The key is how to construct the behavior model as accurate as possible.In this paper，an opamp macromodel with high accuracy is applied to build the behavioral model of pipeline ADCs.In order to verify the proposed model，a 7bit Pipeline ADC is designed and the simulation is carried out both at the circuit level and the behavioral level.The experimental results show that the behavioral simulation matches the circuit-level simulation very well.Meanwhile the simulation time is reduced significantly.

operational amplifier； pipeline ADC； behavioral model； behavioral simulation

TN401

A

1674－6236（2012）05-0110-03

2011-12-28稿件編號：201112154

蔡衛華（1985—），男，江蘇南通人，碩士。研究方向：集成電路設計與EDA技術。

Behavioral simulation of pipeline ADC