基于ADSP-TS201的著陸雷達(dá)恒虛警電路實現(xiàn)

王浩程，楊春燕，張 豪

（空軍工程大學(xué) 信息與導(dǎo)航學(xué)院，陜西 西安 710077）

精密進(jìn)場雷達(dá)以飛機(jī)作為主要探測目標(biāo)，地物、云雨雪等都被視為雜波干擾，所以在設(shè)計中總是盡可能地采取措施抑制干擾，提高雷達(dá)發(fā)現(xiàn)目標(biāo)的能力。為了使設(shè)備正常工作，干擾電平允許變化范圍通常比較小。雷達(dá)內(nèi)部的熱噪聲、地物、氣象雜波的干擾電平很大，其變化有時高達(dá)幾十分貝。為了設(shè)備能穩(wěn)定正常的工作，必須保持虛警概率基本不變，因此，信號處理分機(jī)增加了恒虛警（CFAR）處理電路[1]。

近年來，CFAR方法出現(xiàn)了很多，然而，真正應(yīng)用的并不多。通過對4種具有代表性方法的比較，得到一種可以實現(xiàn)且檢測性能較好的恒虛警處理方法。

1 恒虛警檢測方法

恒虛警檢測方法就是采用自適應(yīng)門限代替固定門限，而且此適應(yīng)門限能隨著被檢測點的背景噪聲、雜波和干擾的大小自適應(yīng)地調(diào)整。如果背景噪聲、雜波和干擾大，自適應(yīng)門限就調(diào)高；如果背景噪聲、雜波和干擾小，自適應(yīng)門限就調(diào)低，以保證虛警概率恒定。所以設(shè)計雷達(dá)恒虛警檢測器的關(guān)鍵是獲取這種自適應(yīng)門限的方法[2]。

常見的恒虛警檢測器有4種，單元平均恒虛警 （CACFAR）檢測器提供了對非起伏和斯威林起伏目標(biāo)的最優(yōu)或準(zhǔn)最優(yōu)檢測，但是，在雜波邊緣要引起虛警率的上升，將導(dǎo)致檢測性能下降，在雜波邊緣的檢測性能會明顯變壞。平均選小恒虛警檢測器（SO-CFAR）是就干擾目標(biāo)提出的，但也僅在大干擾目標(biāo)的情況下有效，而當(dāng)兩個相差不大的大干擾出現(xiàn)在檢測單元兩側(cè)時，性能惡化，所以這種方案的局限性很大。平均選大恒虛警檢測器（GO-CFAR）可以明顯消除普通單元平均對數(shù)恒虛警電路在雜波過渡區(qū)內(nèi)存在的虛警增加的現(xiàn)象。單目標(biāo)、均勻雜波背景情況下，GO-CFAR是這幾種方法中最優(yōu)的[3-4]。

2 恒虛警電路設(shè)計

著陸雷達(dá)恒虛警電路采用平均選大恒虛警檢測方法。恒虛警檢測器的參考單元N取l6，如圖1所示。

圖1 恒虛警電路圖Fig.1 CFAR circuit diagram

設(shè)計思路是：將檢測點的幅度減去噪聲的平均值（由虛警電位器調(diào)整），再將相鄰七個距離單元的信號進(jìn)行相關(guān)運(yùn)算，若超出虛警門限，則作為有用目標(biāo)信號處理，輸出高電平，打開實時信號選擇支路；若低于虛警門限，則作為虛警信號處理，輸出低電平，關(guān)閉實時信號選擇支路，阻止視頻信號輸出。圖中，被測信號單元兩側(cè)各空一個單元，使目標(biāo)信號本身不參與雜波均值的估計，這樣可以避免被測單元對雜波強(qiáng)度估計值的影響。

3 實現(xiàn)電路

ADI公司的ADSP TS201處理器片內(nèi)集成大容量存儲器，兼有ASIC和FPGA的信號處理性能，能夠支持本次設(shè)計的實現(xiàn)，其實現(xiàn)電路組成如圖2所示[5]。

圖2 實現(xiàn)電路Fig.2 Application circuit

其中先出寄存器模塊FIFO 1存貯前8個距離單元的回波數(shù)據(jù)，而先進(jìn)先出寄存器模塊FIFO2存貯后8個距離單元的回波數(shù)據(jù)之和的平均值。輸入數(shù)據(jù)進(jìn)入芯片內(nèi)部，經(jīng)累加電路（采用加新值，減舊值的方案），前8個距離單元數(shù)據(jù)之和，在CP4脈沖到來時打入寄存器Rag1中，同時后8個距離單元數(shù)據(jù)之和的平均值也由FIFO2中取出，并存在寄存器Rag2中，二者經(jīng)選大后大者存在寄存器Rag5中，同時被測數(shù)據(jù)也存入寄存器Rag4中，二數(shù)據(jù)經(jīng)減法運(yùn)算，其差送出芯片，再經(jīng)反對數(shù)電路，得到恒虛警輸出。

8個距離單元的數(shù)據(jù)累加器，在零距離的前8個距離單元時間內(nèi)要完成初始化過程：加新值減去零，這樣經(jīng)過8個距離單元，累加寄存器內(nèi)將保持著前8個距離單元的數(shù)據(jù)之和，從第9個距離單元開始，才進(jìn)行“加新減舊”運(yùn)算，這樣使累加器和寄存器內(nèi)總是保存當(dāng)前最新8個距離單元的數(shù)據(jù)之和。這祥，只有經(jīng)過l9個距離單元，后8個距離單元數(shù)據(jù)之和的平均值才有效。故FPGA內(nèi)部需產(chǎn)生兩個清零信號：FIFO1輸出寄存器清零信號為CLR1，F(xiàn)IFO2輸出寄存器清零信號為CLR2。雷達(dá)的航向天線和下滑天線是以1 Hz的頻率交替工作的。當(dāng)天線轉(zhuǎn)換時，其存貯器內(nèi)仍保留著另一個天線掃描時的數(shù)據(jù)，這些數(shù)據(jù)需要廢棄，而要存貯掃描后的新數(shù)據(jù)，且要不斷地更新。當(dāng)接收到天線轉(zhuǎn)換的信息時，要產(chǎn)生兩個清零信號：CLRl和CLR2，分別對兩個存貯器清零。

估直流電路是在雷達(dá)休止期內(nèi)，取16個距離單元，電平在恒虛警和非恒虛警兩種工作狀態(tài)時，直流電平基本不變。

4 仿真驗證

運(yùn)用針對ADI公司的DSP器件而專門開發(fā)的平臺—Visual DSP++進(jìn)行編程仿真，驗證所設(shè)計的恒虛警電路功能[5]。輸入一組雷達(dá)原始數(shù)據(jù)，對其進(jìn)行處理，根據(jù)輸出的波形驗證此檢測器。輸入信號波形如圖3所示，輸出信號波形如圖4所示。

圖3 輸入信號波形Fig.3 Waveform of input signal

圖4 輸出信號波形Fig.4 Waveform of output signal

由圖3可知，目標(biāo)信號湮沒在各種噪聲中，必須經(jīng)過濾波處理才能得到所需信號波形。將雷達(dá)信號數(shù)據(jù)輸入仿真系統(tǒng)，從圖4輸出信號波形上看，波形較為理想，達(dá)到了預(yù)期目標(biāo)。

通過仿真驗證，發(fā)現(xiàn)輸出信號已經(jīng)將雜波大部分濾除，所得信號基本與所需目標(biāo)信號一致，結(jié)果比較理想，說明設(shè)計比較合理[6]。

5 結(jié)束語

文中著重介紹了一種著陸雷達(dá)恒虛警處理的實現(xiàn)方法，并在FPGA上進(jìn)行了電路設(shè)計，最后通過仿真進(jìn)行了驗證，取得了較好的效果。

[1]丁鷺飛，耿富錄.雷達(dá)原理[M].西安:西安電子科技大學(xué)出版社，2006.

[2]何友.雷達(dá)自動檢測與恒虛警處理 [M].清華大學(xué)出版社，1999.

[3]都基焱，胡軍，張百順.七種恒虛警率處理方案及性能分析[J].現(xiàn)代雷達(dá)，2004，26（4）:47-50.

DU Ji-yan，HU Jun，ZHANG Bai-shun.Performance analysis of seven kinds of CFAR processing methods[J].Modern Radar，2004，26（4）:47-50.

[4]Petrovic M M，Dimitrijevic D D，Kostic A T.Sampling rate influence on detection performance of CFAR algorithms implemented in radar extractor[C].TELSIKS 2001:57-60.

[5]羅勇江，劉書明，肖科.VisualDSP++集成開發(fā)環(huán)境實用指南[M].北京:電子工業(yè)出版社，2008.

[6]劉書明，羅勇江.ADSPTS20XS系列DSP原理與應(yīng)用設(shè)計[M].北京:電子工業(yè)出版社，2007.