DAB+音頻解碼器中TNS模塊優化設計及硬件實現*

陳 俊，王國裕，龔 敏

（四川大學物理科學與技術學院微電子技術四川省重點實驗室，成都 610064）

1 引言

相較于傳統的模擬廣播，數字音頻廣播（DAB）具有音質好、頻譜利用率高、抗干擾能力強等特點，DAB的普及已經成為一種趨勢。DAB標準頒布后，其音頻編解碼方案一直采用MPEG Audio Layer II，出于進一步提高數據壓縮率、提高頻譜資源利用率的目的,國際DAB組織在2007年將壓縮比高的MPEG-4 HE-AAC v2引入了DAB音頻標準，稱為DAB+。

MPEG-2/4 AAC作為新一代的音頻編解碼標準，以其高壓縮比、重建音頻質量好等優點廣泛應用于移動通訊、數字廣播等數字多媒體領域。作為一種感知音頻編解碼方案，編碼過程中在頻域產生的瞬時量化噪聲，在解碼過程中會在時域變換塊內均勻擴散。當一個變換塊包含瞬變信號時，量化噪聲在時域的擴散尤為突出，會超過人耳聽覺心理聲學模型中的時域掩蔽閾區間[2]，造成人耳能夠聽到的噪聲即預回聲現象，預回聲是對音質的一種嚴重傷害。為了避免預回聲現象，在編解碼過程中必須充分考慮量化噪聲的時域特性，盡可能的將其置于語音信號時域掩蔽閾區間之內。增加瞬態信號編碼位元、自適應窗切換、增益控制等技術被廣泛的應用于各種感知音頻編解碼方案中，以消除預回聲現象[2,3]，但這些技術在編碼效率、音頻重建質量等方面都難以達到最優化。而時域噪聲整形（TNS）技術只需在標準編解碼器中加入一個處理模塊，通過對頻域數據進行線性預測編解碼，控制量化噪聲在時域的分布，從而有效地抑制預回聲現象，編碼效率、音頻重建質量都能達到最優化。

TNS作為AAC音頻編解碼方案的一個重要工具，能夠顯著提高解碼音頻質量，特別是一些變化劇烈的語音信號。針對DAB接收機中DSP軟件AAC+解碼器功耗大的問題，文獻[1]給出了低功耗的AAC LC解碼器的ASIC設計方案，本文在此基礎上以極低的硬件資源實現了TNS全硬件解碼。AAC解碼器中TNS的實現多采用軟硬件協同的方式[5,6]，而本文將討論TNS原理、算法以及解碼端全硬件實現、驗證方案。

2 時域噪聲整形原理

TNS是通過對頻域參數進行開環線性預測編解碼來控制量化噪聲的時域分布，使得量化噪聲能跟隨原始語音信號的頻譜包絡變化，并將其置于時域掩蔽區間之內，使人耳感覺不到噪聲的存在，從而消除預回聲現象。其原理主要基于以下兩種思想：

（1）頻譜包絡與時域包絡的時/頻對偶性：頻域變化劇烈的信號，可對其時域信號進行預測編碼；同理，時域變化劇烈的信號，可對其頻譜信號進行預測編碼；

（2）利用頻域開環線性預測編碼（LPC）進行時域量化噪聲整形，使解碼端的量化噪聲自適應于原始語音信號[2,3]。下面給出利用預測編解碼整形量化噪聲的原理。

圖1給出了TNS利用開環線性預測整形量化噪聲的原理圖，x[k]為編碼端輸入頻譜值，y[k]為解碼端輸出頻譜值，定義重建誤差為r[k]，h為線性預測參數。

定義d[k]為頻譜預測殘差，q[k]為量化誤差，則：

由（4）式可看出，量化噪聲在Z域被傳輸函數為H[Z]的反向濾波器所整形，使其自適應于原始輸入信號包絡[3]，從而將量化噪聲置于語音信號時域掩蔽區間之內。

圖1 預測編解碼整形量化噪聲原理圖

在編碼端，分析濾波器組之后對頻譜值進行線性預測編碼，得到預測殘差信號以及邊界控制信息，如：濾波器級數、處理頻譜范圍等。在解碼端，根據相應控制信息對預測殘差進行TNS反向（全極點）濾波，濾波器類型為IIR，其輸出方程及傳輸函數如式（5）和式（6）所示。其中，lpc為濾波器系數，k為濾波器級數，均由編碼端決定。

3 TNS解碼優化及其硬件實現

針對TNS解碼算法以及AAC LC核心解碼器整體硬件結構的特點[1]，為實現合理利用硬件資源、降低復雜度、提高解碼效率、保證系統低功耗的目的，在TNS解碼硬件設計中主要基于以下方法完成設計：

（1）為提高硬件利用率，減小電路規模，設計如圖2所示的TNS解碼硬件模塊整體框架。TNS解碼模塊與 HE-AAC v2核心解碼器其他模塊一起共用兩個大小為4096×18bits的RAM、大小為9405×18bits的ROM以及可綜合的專用DSP模塊DSPC。RAM作為各模塊間數據交換的中樞，能有效避免復雜的連線，RAM0與RAM1分別用于存儲左右聲道頻譜值以及解碼過程中一些中間參數。ROM存放解碼過程中所有需要調用的表格以及常數。DSPC是根據音頻解碼器特點而專門設計的一個可綜合的DSP引擎,采用流水線結構，包括輸入緩沖單元、乘法器、加/減運算單元以及移位寄存器，總線寬度為24bit，能在一個時鐘周期內同時完成乘法、加/減以及移位操作，大大提高了運算速度，同時24bit的數據寬度也保障了運算精度，功能由存儲的ROM中的運算指令所配置，其結構圖如圖3。

圖2 TNS解碼模塊整體框圖

（2）由于在TNS解碼模塊中所有運算數據均為浮點數，為簡化系統復雜度、節省硬件開銷，同時保證運算精度，在硬件設計前用Matlab進行了浮點、定點模擬并計算出采用不同精度的信噪比，設定點解碼結果為fix（x），浮點解碼結果為float（x），系統信噪比SNR計算如式（7）所示，我們將頻譜值、濾波器參數等數據都轉換為寬度為18bit的定點數，其系統信噪比可達98dB以上，完全滿足要求。

圖3 DSPC結構圖

（3）TNS解碼模塊包含以下三個部分：TNS碼流解析、濾波器參數計算以及TNS反向（全極點）濾波器。碼流解析模塊從傳輸碼流Stream_buf中解出TNS解碼相應參數，包括：濾波器級數、待處理頻段范圍、反射系數等，并將其存入RAM0/1中。濾波器參數計算主要包括量化參數的反量化以及lpc參數的計算。反量化涉及正弦以及移位除法運算，在硬件設計中采取查表的方法實現，所有反量化結果僅占用32個ROM地址，相關參數組合作為ROM地址偏移量。

（4）在lpc參數計算過程中，會出現絕對值大于1的溢出情況，解碼結果會出現嚴重的失真。我們近似地將整個反量化表右移1位，可保證所有計算過程不會出現溢出情況，如圖4所示的實驗結果表明，這種近似處理與標準算法解碼結果基本一致，且避免了由于溢出所造成的噪音情況。

（5）在濾波器參數計算以及TNS反向濾波模塊中，主要涉及乘加運算，結合DSPC的特點，合理設計運算指令，計算所需參數直接從RAM或ROM中送至DSPC的輸入緩沖模塊。TNS反向濾波器（見式（5））完成一個頻譜值的運算僅需order+6（order為濾波器級數）個時鐘周期，所有運算均采用同址運算，DSPC輸出結果覆蓋原始RAM地址的頻譜值。對于AAC LC，TNS濾波器級數0＜order≤12，針對不同級數分別設計TNS濾波器顯然是不現實的，設計中我們采用狀態機的方式，能夠根據輸入控制信息，完成所有級數的TNS濾波處理。

經FPGA綜合，該TNS解碼硬件模塊，僅占用873個邏輯單元以及少許的存儲單元，系統時鐘達到16.384MHz，具有低硬件資源、高解碼效率等特點。選取TNS作用效果明顯的測試矢量（單聲道、采樣率24k、比特率40kbps），進行了硬件仿真結果與軟件解碼結果對比。如圖4所示，該硬件解碼結果（下）與采用標準算法的軟件解碼結果（中）差別細微，主觀音質無差異，相對于不進行TNS解碼處理的解碼結果（上）量化噪聲的均勻分布，其量化噪聲自適應于原始語音信號，都能夠很好地抑制預回聲現象。

圖4 標準軟件算法與硬件解碼結果對比

4 FPGA驗證與測試

該TNS解碼模塊作為DAB+基帶芯片信源解碼的一部分，選取TNS作用效果明顯的DAB+節目作為測試矢量進行FPGA驗證與測試，本文采用用兩套驗證測試方案：

（1）測試矢量來自SD卡，經MCU送入音頻解碼器，對音頻解碼模塊進行單獨測試；

（2）基于DAB接收機整機方案，利用實驗室自建的DAB發射系統發射DAB+節目，接收DAB信號進行實時解碼。

FPGA驗證測試方案如圖5所示，采用Altera EP3C120 FPGA開發板以及片外MCU、RF芯片、SD卡等組建驗證測試系統，并設置按鍵作為TNS解碼模塊的開關信號。實驗結果表明，TNS對于一些變化劇烈的語音信號音質提高發揮了很大的作用，硬件解碼音質令人滿意。

圖5 FPGA驗證測試方案

5 結論

本文所設計的TNS硬件解碼模塊在DAB+基帶芯片信源解碼器中成功實現，充分利用了已有硬件資源，實現充分共享，在保證了其提高音質功能的同時，又從硬件資源、解碼效率等方面實現了硬件系統的低功耗。較之文獻[5,6]所采用的軟硬件協同方式實現TNS解碼，本設計不但采用全硬件方式實現，且所占用硬件資源更少；文獻[4]所提出的AAC解碼器純ASIC設計將TNS解碼模塊作為HSSP（硬件共享處理器）的一部分，與M/S、IS等四個模塊實現充分共享乘法器、加法器等硬件資源，而本文所提出的整體結構與HE-AAC v2所有功能模塊共享存儲單元、DSPC等硬件資源，整體上更具優越性，進一步提高了硬件資源利用率，由于所有解碼運算均共享DSPC，從而大大節省了乘法、加法器資源。

［1］陸明瑩，張麗麗，王國裕，等.低功耗、便攜式數字音頻廣播接收機中AAC LC解碼器的設計優化[J].電子信息學報，2011，33（5）：1229-1232.

［2］Ted Painter,Andreas Spanias,etc.Perceptual Coding of Digital Audio[J].Procedings of the IEEE,2000,88（4）: 451-515.

［3］Chi-MinLiu,Han-WenHsu,etc.Compression Artifacts in Perceptual Audio Coding[J].IEEE Transactions on Audio,2008,16:681-695.

［4］Tsung-Han Tsai,Chun-Nan Liu.Low-Power System Design for MPEG-2/4 AAC Audio Decoder Using Pure ASIC Approach[J].IEEE Transactions on Circuits and Systems,2009,56（1）:144-155.

［5］趙喜林，林濤.AAC音頻解碼器中TNS模塊的設計及其ASIC實現[J].微電子學與計算機， 2006.

［6］徐生俊，周玉潔.TNS解碼在AAC解碼SOC系統中的實現與優化[J].信息技術，2005.