半導體芯片中等離子損傷的解決方案

周 乾，程秀蘭

（上海交通大學微電子學院，上海 200240）

1 引言

本課題的來源是由于在工作中有一款新產品需要采用0.18μm工藝進行制造，由于該產品附有OTP（一次可編程）存儲器，套用標準的0.18μm工藝流程會引起數據保持力不足的現象。為了改善這一現象，將接觸孔蝕刻阻擋層由原來的UVSIN400A+SION200A改為SIN400A。這一改動使得OTP數據保持力得到提高，但卻惡化了PID。PID是重要的工藝可靠性參數，表征芯片中等離子對芯片的損傷。當芯片的關鍵尺寸減小到0.18μm后，柵氧化層變得更薄，對工藝缺陷的忍受力變得更低，對等離子體的損傷也變得更加敏感。PID的惡化是由于接觸孔蝕刻阻擋層的改變，所以新的SIN的抗等離子體損傷能力不佳是引起PID惡化的主要原因。如何改善PID性能，使產品能夠成功量產便成為我們工作中的一項重要挑戰。在如何改善PID性能的研究中，我們將主要的工作聚焦在接觸孔蝕刻之后的工藝即后段工藝中。研究表明在后段工藝中，通孔蝕刻及鈍化層的高密度等離子體淀積會產生較嚴重的等離子體損傷，這兩步工藝成為改善PID的切入點。首先我們了解到通孔蝕刻中產生了大量的等離子體對芯片進行物理轟擊，以得到所需要的圖形。在蝕刻中關閉磁場將有助于減小等離子體對芯片表面的損傷，從而改善PID的性能。另外鈍化層的高密度等離子體淀積會產生較嚴重的等離子體損傷，由于濺射蝕刻時也會有大量的等離子體，減小濺射蝕刻功率也是改善PID的一個途徑。在實驗中，關閉了通孔過蝕刻時的磁場以及減小鈍化層的高密度等離子體淀積時的濺射蝕刻功率，使最后的PID得到了改善，達到了產品要求。

2 現象描述

在芯片制造工藝中，通常我們都會對芯片進行PID測試，以衡量等離子體對芯片的損傷程度。首先簡要說明一下PID的原理、對器件的影響以及測試方法。

PID即plasma induced damage（由等離子體引起的損傷）。在半導體制造中，任何用到等離子體的工藝都將使得MOS的性能退化，例如離子注入、光阻的灰化、氧化物的干蝕刻、高密度等離子體淀積等。由圖1可知，當等離子體不斷在柵氧化物上積累，產生較大的電勢差，最終形成F-N隧穿電流，損傷柵氧化物。

圖1 等離子體造成器件失效的原理圖

PID會對器件造成很多不利的影響：

（1）增加柵氧化物的漏電流；

（2）晶體管閾值電壓的退化；

（3）減小柵氧化物的生命周期；

（4）增加熱電子效應；

（5）增加由器件產生的噪音；

（6）器件的不匹配以及時序的不可預知。

半導體制造中，在硅片的切割道上會放上一些測試圖形來監控各項不同的工藝是否出于一個正常范圍。對于PID的測試，如圖2所示，通過兩組測試圖形進行監控。一個是正常的器件測試圖形，另一個通過在器件上方加上一塊面積較大的金屬層作為天線，以此來收集等離子。通過具有天線的晶體管的閾值電壓減去正常晶體管的閾值電壓來監控PID的性能。ΔVT= Abs(VTof Antenna -VTof normal)，當ΔVT＜0.05V時，被認為PID性能可控。反之則需要改善。

圖2 PID的測試圖形

如圖3所示，當接觸孔蝕刻阻擋層用SIN400A時，這款芯片的PIDVT表現得很不穩定，有許多點超出0.05V這一上限，用SIN400A做阻擋層的PIDVT超標的概率較大，工藝容寬表現出較差的PID性能。而可靠性測試中對PID的要求是失效率為0。

圖3 PID VT 趨勢圖

在表1中列出了不同工藝條件下PID的性能。比較得出當接觸孔蝕刻阻擋層用SIN400A時，會表現出較差的PID性能。如圖4所示，只有lot1的工藝容寬較大，而用SIN400A生產出的芯片都表現出了較差的PID性能。

表1 不同條件下的PID性能

圖4 PID VT 分布圖

當接觸孔蝕刻阻擋層改為SIN時，PID的性能惡化。推測這是由于SIN的抗等離子損傷的性能不好，使得后段含有等離子的工藝對器件產生較大的損傷。另外由PID的原理可知，任何含有等離子體的工藝都會帶來對器件的等離子體損傷。而在后段的所有工藝中通孔蝕刻以及高密度等離子體淀積需要大量的等離子體，于是我們將PID的改善聚焦于這兩道關鍵工藝。

3 實驗

3.1 通孔刻蝕工藝的改良

在通孔刻蝕的設備中都會有磁場存在其中，通過磁場的作用使得等離子體具有更高的能量，從而提高刻蝕的工藝能力，但是往往通過磁場加速的等離子體更加容易損傷到芯片的柵氧化層。于是想到在過蝕刻時將磁場關掉，以此來減少芯片的損傷。當開啟磁場的情況下，等離子體具有更高的能量，因此它的蝕刻率會更高，而當關閉磁場時，對一片硅片進行通孔蝕刻的時間也由原來的268s增至308s，但通過切片我們可以看到改變工藝之后物理剖面是相匹配的。表2列出通孔刻蝕新舊工藝的比對，新的通孔蝕刻工藝改變了蝕刻時間并且關閉了過蝕刻的磁場，并最終使新工藝下刻蝕出的通孔與舊程式刻蝕出的通孔在物理剖面上保持相似。

圖5列出了關掉過蝕刻的磁場時，工藝流程的主要改變。由于主蝕刻依然是帶有磁場的，盡量減少主蝕刻的時間，然后關掉磁場增加過蝕刻的時間，最終帶到與原來工藝相同的剖面。當開啟磁場的情況下，等離子體具有更高的能量，因此它的蝕刻率會更高并且均勻度也變得更好，參見表3。由于一般的后段工藝中至少擁有四道通孔刻蝕，累加起來將對PID產生極大的改善。

表4為最終的通孔尺寸、通孔阻值、良率的比較，差異小于3%，與原有工藝相匹配。

為了驗證該工藝的改變是否可以適合量產的需要，設計了改變IMD厚度并結合通孔過蝕刻時間的實驗，參見表5。結果證明在正常的工藝變動下，WAT（wafer acceptance test，即硅片可接受測試）中的通孔阻值與最后的良率都與原有工藝的硅片是可比的，參見表6。

表2 通孔刻蝕新舊工藝比對

圖5 通孔刻蝕新舊工藝下的圖形對比

表3 通孔刻蝕新舊工藝中關鍵工藝參數比對

表4 通孔刻蝕新舊工藝中關鍵數據比較

在執行了通孔蝕刻的工藝改良以后，PID得到了極大的改善。沒有任何測試點大于PIDVT要求的上限0.05V，參見圖6。

圖6 通孔刻蝕新舊工藝下的PID結果

3.2 鈍化層高密度等離子體淀積

如圖7，高密度等離子體淀積使用同步淀積和刻蝕作用，用介質材料填充高深寬比的間隙并且使其無空洞形成。

表5 IMD厚度結合通孔蝕刻的實驗

由于在這款芯片中最上層金屬連線有3.3μm高，為達到金屬間的絕緣介質可以無間隙地填充，必須采用高密度等離子體淀積的方式淀積3μm的氧化物進行隔絕。在原始工藝中通過3個淀積工藝完成鈍化層氧化物的填充，每一步淀積1μm的氧化物來達到絕緣的效果。在新工藝中，保持第一步程序不變，而改變第二步與第三步的程序，這樣做既可以保持原有 的隔絕性能，又可以使PID的損傷變到最小。

表6 通孔刻蝕工藝容寬的結果

圖7 高密度等離子體淀積流程圖

表7 鈍化層高密度等離子體淀積新舊工藝比對

如表7所示，在新的程序中我們增加了淀積功率以及氣體流量，使得淀積率得到提高，另外減小了濺射刻蝕的功率從而減小等離子體帶來的對硅片表面的損傷。

表8 鈍化層高密度等離子體淀積蝕刻率及淀積率比對

新的作法是先用原有的工藝淀積1μm的介質，然后用改良過的工藝進行第二步與第三步的淀積，從而改善PID性能。如圖8。

圖8 新舊工藝下的鈍化層剖面圖

最后看剖面圖，優化過的工藝剖面與原有的剖面相匹配，并且在金屬最小的間距中無空洞產生。通過WAT檢查金屬間的隔絕性能以及最后良率的比較，舊工藝良率為97.88%，新工藝良率為98.02%，金屬隔絕電壓同為20V，證明工藝的改變是可接受的。如圖9所示，在執行了鈍化層淀積工藝改良以后，PID得到了極大的改善，沒有任何的測試點大于PIDVT要求的上限0.05V。

圖9 鈍化層高密度淀積新舊工藝下的PID結果

4 結論

半導體中的等離子損傷是芯片可靠性的一個重要考量標準，與芯片的壽命長短有著重要的相關性。本文給出了減小PID的一個新的嘗試，首先通過關閉通孔過蝕刻過程中的磁場以減小在蝕刻過程中等離子體由磁場所獲得的高能量，從而減少等離子體對芯片的損傷，另外減小鈍化層高密度等離子體濺射刻蝕時的功率，也同樣可以達到減小等離子體對芯片的損傷這一目的。最終從測試結果中可以看到PIDVT減小到了一個可控范圍，從而滿足了客戶對芯片的可靠性要求。

[1]Michael Quirk,Julian Serda，韓鄭生譯.半導體制造技術[M].北京：電子工業出版社，2005.

[2]S Wolf.Process Integration,vol.2,Silicon processing for the VLSI Era[M].Sunset Beach: Lattice press,1990.

[3]T Price.Introduction to VLSI Technology[M].New York:Prentice Hall,1994.