鐘偉宏,劉炎華,孫 玲,3
(1.南通富士通微電子股份有限公司,江蘇 南通 226019;2.南通大學,江蘇省專用集成電路設計重點實驗室,江蘇 南通 226019;3.計算機體系結構國家重點實驗室,中國科學院計算技術研究所,北京 100190)
隨著國內集成電路設計水平和半導體制造技術的不斷提高,片上系統(System on Chip,SoC)已經成為國內集成電路設計公司的主流產品和重點研發方向[1~3]。一個典型的SoC系統通常集成了微處理器、嵌入式存儲器、模擬IP核和數字IP核等多個功能模塊。由于SoC本身功能的復雜性,使得SoC芯片功能的驗證變得非常困難。更快的處理速度以及更低的工作能耗也對SoC芯片測試提出了更為嚴格的要求。SoC測試技術作為SoC設計的關鍵技術之一,一直是人們關心和研究的熱點[4~5]。
目前,半導體行業中常見的解決方法是采用造價昂貴的高端測試平臺來進行SoC量產測試。由于測試開發是滯后于芯片開發的,因此,測試也是一個比較費時間的過程,而量產測試所耗費的自動測試設備(Automatic Test Equipment,ATE)時間直接決定芯片的測試成本。完全依賴ATE來測試SoC會在無形之中增加芯片的測試成本。據報道,復雜的SoC芯片測試成本可能將占到芯片總成本的30%~50%[6],測試成本已是SoC產品設計過程中一個不可忽略的因素,如何降低測試成本越來越成為集成電路設計公司關注的焦點之一。本文針對一款應用于數字衛星廣播系統中的SoC芯片,采用片外信號源方法提出了一種低成本SoC測試方案。
數字視頻廣播(Digital Video Broadcasting,DVB)系統[7~9]被公認為目前全球推廣最成功的兩大民用系統之一,而DVB-S衛星數字電視是技術發展得最完善的系統。相對于有線、地面和其他數字電視系統,衛星數字電視有著其得天獨厚的技術優勢,僅僅一顆衛星就能覆蓋數千萬乃至上億的用戶。數字衛星廣播物理層接收系統中,正交相移鍵控(QPSK)基帶芯片BB001是一款典型的SoC芯片,該芯片支持DVB-S標準的QPSK解調及前向糾錯,片上集成有6bit高速ADC。
數字衛星廣播系統工作流程如圖1所示。

圖1 基帶解調芯片應用框圖
國標地面信號DVB-S通過U波段向空間傳播,由天線接收后,經過調諧器(Tuner)放大、下變頻及濾波等一系列信號處理,輸出IQ基帶信號;基帶芯片BB001進行信道部分的解調和解碼,IQ基帶信號經過ADC模塊采樣,采樣后信號在AGC模塊控制下,調節采樣后信號強度,然后再將增強后的信號進行載波恢復和定時恢復,完成QPSK解調。解調后的信號經過前端矯正器,進入格式轉換單元進行Viterbi譯碼、解卷積交織、Reed-Solomon譯碼、解擾,最終輸出TS碼流;TS流碼經過信源解碼電路實現解擾、解復用、信源解碼功能,配合Flash、SDRAM、遙控按鍵等外圍電路工作,輸出音視頻信號,最后將相應的視音頻數據送到顯示終端顯示。
基帶芯片BB001正常工作時的流程如圖2所示。圖中,經降頻轉換器后的中頻信號(Medium Frequency signal,MF)輸入到BB001的ADC差分模數轉換器輸入端,通過QPSK正交相移鍵控解調器的解調,輸出到前端矯正器,最后通過格式轉換單元轉換成MPEG2 TS碼流輸出。

圖2 基帶解調芯片的典型功能框圖
從測試角度看,整個芯片測試可分為兩部分:SoC常規模塊與中頻信號模塊。在本芯片測試項目中,SoC常規模塊部分測試與一般SoC芯片的測試項目類似,只要將對應的管腳引出,使用一般SoC的ATE就可以測試。主要包括掃描鏈測試、內部存儲器自測試、鎖相環頻率測試以及ADC測試等。對于中頻信號模塊而言,測試中必須施加中頻激勵信號才能進行電路的功能測試,因此,需要使用到測試系統的射頻(Radio Frequency,RF)測試模塊。而射頻測試模塊一般只配備在一些高端機臺上,如Advantest T2000以及Verigy V93000等。考慮到這些高端機臺售價昂貴,機時緊張,不利于大規模量產測試。
因此,本文基于一款低端測試機臺T6575[10],采用外部信號源的方法設計了基帶解調芯片BB001的中頻模塊功能測試方案,實現了芯片的低成本測試。表1給出了本芯片在上述各機臺的測試成本。

表1 單只芯片測試成本分析表
基于專用信號源(中頻信號發生器)的功能測試方案如圖3所示。圖中使用一個信號發生器通過分流器分成5路信號,其中4路信號分別施加到4個調諧器中去產生中頻測試信號給4個DUT,輸出結果以向量文件的形式傳送給ATE,ATE同時發送DUT的時鐘和控制信號來讀取TS碼流作最終判斷。另外,第5路信號施加在額外一個調諧器上來實施監視中頻信號的質量(尤其是幅度),以控制測試過程中的良品率。

圖3 一個信號發生源通過分流器分成4路信號示意圖
這種方案的優點是測試結果顯而易見,實時而且十分直觀;缺點也很明顯:(1)專用信號源十分昂貴(一般需要10萬美元左右),一般支持有限種類的射頻信號類型,而且信號一旦受到干擾,4個并測芯片同時報錯;(2)多個DUT的同步測試問題,芯片實際的輸出在一些部分不是固定的,而且在絕對時間點上不同的芯片也不完全同步。
通過上述測試方案在量產過程中的表現,還發現了一些其他問題:(1)信號源長時間工作過熱;因此,經常需要操作人員根據PC監視器對信號一些參數的波動進行輸入參數的修正,大大影響了生產的穩定性和效率;(2)測試板上的線路很復雜,發生錯誤時幾乎無法定位和調試。
由此可見,采用專用信號發生器作為片外信號源并不適合芯片大規模測試生產。針對以上問題,我們改進了量產測試方案,原理如圖4所示。

圖4 測試波形圖
改進的測試方案是使用ATE上的掃描圖形發生器(Scan Pattern Generator,SCPG)加上高速DAC IC來實現中頻信號的發生,作為片外信號發生源(Signal Generator,SG),取代初步方案中所采用的專用信號發生器,解決RF測試項目,即降低了測試成本,又提高了測試過程的可靠性和可控性。該技術的核心是利用ATE的SCPG存儲空間比較大的優勢來發生未經過濾波的“數字中頻”信號,然后通過高速DAC的D-A實時轉換實現對類似數字電視芯片的信號輸入。技術關鍵是DAC的選擇和輸入電路的抗噪設計,以保證信號的純度,解決了測試數字電視芯片(尤其是信道部分)中功能測試的信號源問題。
由于信號源和最終TS碼流的接收都是由ATE來控制,所以同步問題和測試的重復性、穩定性可以得到很好的保證,最終采用此方案作為大規模量產的最終方案。與采用昂貴的測試系統相比,此方案減低了芯片的單位測試成本。
為驗證本測試方案的有效性,我們采用Tek的TDS72系列500MHz的數字示波器對經過DAC轉換后的中頻信號進行采樣分析。圖5是使用該儀器采樣DAC發出的中頻信號波形圖。該測試方案通過ATE的數字采集模塊來完成對TS/Sync信號的捕獲。對多顆取樣芯片進行了TS完整性、誤碼率的測試調試,測試結果表明:TS完整性以及誤碼率符合芯片設計要求。

圖5 中頻信號的波形圖
本文改進了傳統外掛儀表進行測試的方法,通過使用低端ATE加自行設計的外部信號源來代替昂貴的專用信號源,實現了SoC芯片RF模塊低成本測試。量產測試結果表明,采用基于T6575機臺的測試方案進行BB001芯片測試,其測試成本是采用Advantest T2000機臺的69%、V93000機臺的30%。本文設計的方案取得了明顯的降本效果,同時也為其他SoC芯片的低成本測試提供了參考。
[1]邱善勤.中國IP/SoC產業發展策略研究[J].中國集成電路,2005,9:35-40.
[2]劉勁松, 林濤.整合多IP的SOC芯片驗證的挑戰和思路[J].中國集成電路, 2005,12:32-37.
[3]張艷,胡桂. SoC技術在電子設計中的發展[J].安陽工學院學報,2007, 1(25):21-23.
[4]時萬春.系統芯片(SoC)測試[J].電子測量與儀器學報,2004,10-15.
[5]趙建武, 帥奕兵, 王志剛.復用NoC測試SoC內嵌IP芯核的測試規劃研究[J].計算機工程與應用, 2010, 46(15):60-63.
[6]孫亞春.最新SOC測試的發展趨勢[J].中國集成電路2009.6:62-64.
[7]Digital Video Broadcasting(DVB). Implementation guidelinesfor the use of MPEG-2 systems[M]. Video and audio in satellite and cable broadcasting applications ETR154.
[8]Digital broadcasting systems for television, sound and data services[M]. Allocation of Service Informatio(SI)codes for Digital Video Broadcasting(DVB)systems ETR 162.
[9]J sesena, H prieto. Digital Multiprogramme by Satellite[C].A world standard ‘97 IEE.
[10]Advantest, Inc. Advantest T6575 Programming Basic Training Materials[M].