DSP Builder在軟件無線電實驗平臺的應用

黨小宇，朱秋明，陳小敏，陶 靜

(南京航空航天大學電子信息工程學院，江蘇南京 210016)

0 引言

軟件無線電(Software Radio)是一種實現無線通信的新手段和新方法，它的出現使得無線通信的發展經歷了由固定到移動，由模擬到數字，由硬件到軟件的三次變革。其核心思想是在具有標準化和模塊化的通用開放硬件平臺上，將無線電通信中的多種功能用軟件來實現，并使寬帶A/D和D/A轉換器盡可能靠近中頻或射頻天線［1］。

軟件無線電的基本概念是由J.Mitola首次在1992年5月美國通信系統會議上提出的［2］。不久美國防部高級研究局(DARPA)便提出了基于軟件無線電的“易通話”(Speakeasy)計劃。到了21世紀，軟件無線電已經從軍事領域轉向民用領域，成為第三代移動通信的應用基礎［3］。

軟件無線電傳統的開發首先采用Matlab算法仿真驗證，再選擇主流的 Altera或者Xilinx的硬件平臺，編寫硬件描述語言，然后綜合、實現、生成下載文件并下載到硬件。這一過程需要熟練掌握Matlab語言和硬件描述語言Verilog或者VHDL。

我們在“軟件無線電”課程實驗教學中感到，有必要開發一套簡化通用的開發平臺軟件。讓學生可以在計算機上利用DSP Builder操作平臺搭建實驗模型，然后進行調試、仿真和下載，并快速完成所需波形的繪制與驗證。學生對實驗仿真結果與傳統開發提供的參考波形標準進行比對，提高了他們的調試能力和對軟件無線電理論開發的理解。

1 設計平臺的介紹和設計流程

1.1 設計平臺介紹

DSP Builder是一個連接系統級(SL)和寄存器傳輸級(RTL)兩個層面的設計工具。它可作為一個模塊庫嵌入在Matlab/Simulink中，方便我們在Simulink/DSP Builder環境中進行圖形化設計和仿真驗證，同時又可通過Signal Compiler模塊把 Matlab/Simulink的設計文件(.mdl)轉換成相應的硬件描述語言VHDL設計文件(.vhd)，并生成用于控制綜合與編譯的TCL腳本。該TCL腳本可以由Altera公司的 FPGA/CPLD開發工具 Quartus II來處理完成［4］。

DSP Builder平臺的設計目的是采用圖形化界面，方便學生通過搭建Simulink/DSP Builder模塊從而實現硬件下載的功能。

考慮到系統的穩定性和軟件的兼容性，我們選用的設計環境由Matlab 2008a，Altera DSP Builder 8.1，ModelSim Altera Edition 8.1，Quartus II 8.1 組成，學生只需要熟悉Matlab/Simulink的界面和常見模塊的功能，就可以快速進入DSP Builder的設計中。

1.2 設計流程

DSP Builder系統級設計流程如圖1所示。

圖1 DSP Builder系統級設計流程

設計流程包括如下三個部分。

1)搭建系統模型

(1)在 Matlab/Simulink2008a軟件下生成由Simulink與DSP Builder模塊組合的.mdl模型文件;

(2)在Simulink中，使用Scope模塊觀測仿真結果，并進行驗證和評估。

2)編譯和綜合

(1)運行Signal Compiler模塊進行RTL仿真和綜合;

(2)執行RTL仿真，DSP Builder支持帶有TCL腳本的ModelSim自動化仿真流程;

(3)使用由DSP Builder Signal Compiler模塊生成的輸出文件來執行RTL綜合。對于帶有TCL腳本的 Quartus II，Synthesis，Precision RTL Synthesis或LeonardoSpectrum軟件，DSP Builder支持自動化綜合流程。作為選擇，還可以使用其它的綜合工具，手工綜合 VHDL 文件［5］;

(4)在Altera的Quartus II軟件中編譯設計。

3)下載并測試

(1)采用JTAG方式下載到硬件開發平臺上;

(2)測試和驗證系統功能。

2 測試平臺軟件設計

2.1 利用DSP Builder設計AM調制

用DSP Builder搭建的AM調制模塊如圖2所示。該設計模塊簡單，系統直觀，易于學習。

圖2 DSP Builder AM調制模塊

其主要設計模塊由如下六個部分組成［6］。

(1)Signal Compiler模塊，用于進行RTL仿真和綜合;

(2)時鐘模塊和分頻模塊，時鐘模塊默認的頻率是50MHz，分頻模塊將時種頻率進行5分頻得到10MHz的系統時鐘;

(3)正弦波發生模塊產生兩個頻率分別為10MHz和10KHz的正弦波，幅度為127;

(4)常數模塊和加法器模塊，常數模塊設置參數為127，完成100%調幅，加法器模塊設置輸入參數為2，模式選擇為加法模式;

(5)乘法器模塊的兩個輸入信號分別是高頻載波和低頻調制信號;

(6)Scope模塊用于觀測輸出的信號波形。

2.2 與編寫Verilog實現的AM調制對比

本課程傳統實驗中AM調制是在Xilinx ISE平臺上用Verilog編寫實現的，如圖3所示。對比DSP Builder的設計，用Verilog編寫語言較為復雜，除了頂層文件的編寫，還需要添加三個IP核。學生不僅要熟練掌握Verilog，還要熟悉如何調用IP核，進行參數設置。同時，由于要理解時鐘時序，需要近一周的時間專門學習硬件語言，花費時間太長。

圖3 Verilog AM調制

3 實驗結果及分析

調制信號采用頻率為10kHz的正弦波，幅度為127，載波采用10MHz的正弦波，可以得到調制度為100%AM調制信號。分別采用2.1和2.2兩種方法，借助ModelSim仿真，結果對比采用如圖4所示。

圖4 仿真得到的調幅波形

圖4(a)是利用Altera的DSP Builder平臺搭建模塊，采用ModelSim仿真得到的AM調制波形。圖4(b)是采用Xilinx的ISE平臺，編寫Verilog代碼，利用測試文件，在ModelSim仿真得到的AM調制波形，兩者調制效果完全一樣。比較上述兩種方法，DSP Builder平臺采用模塊、圖形化界面，其學習快，效率高。

4 結語

綜上所述，本文所介紹的采用圖形化編程工具DSP Builder，可讓設計者先在Matlab中完成算法設計，在Simuink中完成系流集成仿真。用它來開發軟件無線電測試平臺軟件，具有快速入門、編程效率高，且設計界面美觀友好的優點。利用該軟件進行實驗，可以提高實驗教學的效率。該系統已經使用于軟件無線電的實驗項目中，取得了良好的效果。

［1］ 楊小牛，樓才義，徐建良.軟件無線電技術與應用［M］.北京:北京理工大學出版社.2010.4

［2］ Mitola Joe.Software radio architecture［J］.IEEE Communication-Magazine，NewYork，May 1995:6-38

［3］ Buracchini Joe.Software Radio Concept［J］ .IEEE Communication，NewYork，Sep.2000:138-143

［4］ 潘松.現代DSP技術［M］.西安:西安電子科技大學出版社，2003

［5］ Tu Ya，Zhou Runjing，Zhang Guanying.Design of Electrotherapeutical Signal Generator Based on DSP Builder.Information Technology and Applications in Biomedicine，2008.30-31

［6］ Guohai Xiong，Xuejun Zhou，Peirong Ji.Implementation of the Quadrature Waveform Generator Based on DSP Builder.Intelligent Information Technology Application Workshops，2008，21-22