基于等價空間殘差的線性模擬電路故障檢測

鄭致剛，婁 偉，胡云安

(1.陸航研究所，北京 101121;2.海軍航空工程學院 控制工程系，山東 煙臺 264001;3.山東農業大學機械與電子工程學院，山東 泰安 271018)

1 引言

近年來隨著電子技術的發展，數模混合電路的規模不斷擴大，電路中各種高速數字信號處理DSP芯片以及嵌入式芯片的應用越來越多，這類芯片一般都具有豐富的AD轉換接口和多路信號高速采樣通道等片上資源，可以獨立編程快速實現復雜算法。充分利用這類嵌入式芯片本身的資源進行模擬電路的嵌入式測試和故障診斷已經成為電路故障診斷研究的一個重要方向。

目前模擬電路的故障檢測基本上有以下幾種方法:硬件冗余法、神經網絡方法和參數估計法。硬件冗余法［1］是通過比較冗余電路與實際電路的輸出信號進行檢測，該方法的缺點是電路成本較高，如果冗余電路發生了故障會造成檢測的虛警。神經網絡的方法［2］是利用神經網絡對正常電路的輸出信號進行建模，然后比較實際電路與神經網絡的輸出進行檢測，這種方法的優點是不需要了解被測電路的具體構成，僅利用輸入輸出信號進行建模，神經網絡的泛化特性使在噪音信號和元件容差情況下也可以進行正確檢測，但這種方法需要測前使用固定形式的激勵信號下訓練神經網絡，當激勵信號發生變化時無法使用已有的神經網絡，所以不便于在多種信號形式下的實時檢測。參數估計的方法［3，4］通過測量的電路狀態變量對元件參數進行估計，當參數超過允許容差時電路故障，這種方法的缺點是由于電路中的一些狀態變量是電流變量，實際測量實現存在困難，如果在線測量電流量還會影響電路的正常工作，而且測量結果也不準確。

鑒于上述方法存在的問題，本文研究一種基于等價空間的線性模擬電路故障檢測方法，該方法將模擬元件的容差變化作為一種噪聲信號，通過設定一定的噪聲門限，消除元件參數容差對測量結果的影響。該方法可以在任意輸入信號下進行檢測，測量時采樣輸入和輸出節點的電壓信號，不需要測量電路的狀態變量。同時該方法采用鍵合圖模型建立電路狀態方程，便于實現測試自動化。

2 等價空間殘差的故障檢測原理

等價空間殘差的方法是利用系統的數學解析模型得到系統殘差表達式進行故障檢測，下面介紹它的故障檢測原理。

由于線性模擬電路可以認為是線性系統，所以可以使用狀態空間方程表示為:

一般情況下，式(1)中的狀態變量x(t)不容易直接測量得到，而輸入信號u(t)和輸出信號y(t)在系統中中比較容易采樣和測量，假設噪聲干擾信號d(t)=0，故障信號f(t)=0，將式(1)中的輸出方程進行代換，取輸出信號y(t)的k階連續導數，則:

將上式改寫成矩陣形式為:

其中:

若考慮噪聲干擾信號d(t)≠0，故障信號f(t)≠0，該組等式可以統一表達為如下矩陣的形式:

其中

為了消去表達式中的狀態變量 x(t)，取 OB［k］的正交變量 ν，滿足 νT·OB［k］=0，這里 OB［k］正交變量子空間定義為:Pk={ν|νT·OB［k］=0}，Pk為階數為 k的等價空間。如果 OB［k］矩陣的秩小于(p× (k+1))，狀態子空間Pk中的每一個向量νj都可以產生殘差rj，殘差rj的表達式為:

由式(7)可以看出，殘差表達式中已經不含狀態變量，而僅有輸入輸出信號。殘差rj既不受初始條件x(0)的影響，也不受輸入信號u(t)的影響，它只是干擾d和f的函數。系統無故障時，f=0，此時殘差只受噪音信號d影響;當發生故障時，殘差值同時受f和d影響。在系統無故障狀態時確定一定的閾值，代表噪音信號的影響，則發生故障時，等價殘差必然超過這一閾值，據此判斷系統發生故障，在這個過程中我們將元件的參數容差也認為是一種噪音信號考慮，所以設定的閾值中也包括了容差的影響，這樣在檢測中避免了容差對檢測結果的干擾。以上就是等價空間殘差的故障檢測基本原理。在實際應用中殘差表達式還需要進一步離散化。

使用等價空間殘差法定前提是需要獲得被測電路的數學解析模型，本文采取通用的鍵合圖根據電路的拓撲結構進行建模，鍵合圖法是Paynter［5］提出的描述物理系統能量結構的圖示方法，該方法使用4類共9種基本元件［6，7］供系統動態特性分析和數學模型的建立。利用鍵合圖模型中基本元件定義的屬性特征推導狀態方程，鍵合圖建模可以根據電路設計工具如protel等生成的標準網絡表編程建立被測電路的狀態方程，實現自動轉換。

3 仿真實驗與結果分析

以圖1所示的低通濾波器電路為例，介紹該方法的故障檢測過程:

圖1 低通濾波器Fig.1 Lowpass filter

首先建立被測電路的狀態方程，圖1電路的鍵合圖模型如圖2所示:

圖2 低通濾波器鍵合圖模型Fig.2 Bond graph model of the lowpass filter

根據圖2鍵合圖模型，取2，3，4為觀測點，設x=(u2u3iL1iL2)T，可得電路的狀態方程為:

對于圖1中的低通濾波器而言，式(5)中取k=1，若取OB［1］的正交子空間的兩個正交基:

代入式(7)，設系統采樣輸入信號u(t)和輸出信號y(t)的采樣時間間隔為T，當采樣頻率滿足奈奎斯特準則時，近似取

則殘差表達式為:

式(15)，(16)得出的是在采樣時刻nT的殘差值，在實際應用中對無故障電路一定采樣時間內的殘差采取統計處理后將分別得到殘差r1和r2的適當閾值，當殘差r1和r2超過設定閾值時，判斷電路發生故障。

為了驗證本方法的有效性，采用電路仿真軟件PSPICE對幾種典型的電路故障檢測進行仿真，并對故障仿真的輸出信號進行殘差分析。設電路的輸入信號u(t)為周期100Hz，幅值1V，占空比50%的脈沖信號，信號采樣周期400us。

電阻R1以0.5k為增量阻值從2.5k變化至7.5k時，根據式(15)和(16)計算r1和r2殘差輸出曲線，如圖3所示，其中帶有菱形符號的曲線表示電路在R1電阻標稱值5k條件下的殘差輸出。從殘差曲線可以看到，在電阻標稱值5k工作時電路殘差輸出接近零，而且殘差的閾值在不同阻值的情況下區別明顯，對于R1阻值的變化殘差r1較為敏感且輸出閾值劃分明顯，而殘差r2在R1阻值變化時的輸出信號不易區分。

圖3 電阻R1變化的殘差輸出Fig.3 Output residuals with variant value of resistance R1

圖4 為電阻R2阻值分別為0.5 k，1 k和1.5 k其它各元件參數值在5%容差范圍內正態分布時電路殘差輸出曲線，每個阻值各進行5次Monte Carlo仿真。從圖中可以看到雖然電路元件參數值在容差范圍變化，但各種阻值情況下的殘差的閾值范圍區別明顯，當取殘差r1閾值為0.1時即可以進行故障檢測。這說明該方法的檢測結果并不受模擬元件的參數容差影響，有一定的抗干擾能力。

圖4 電阻R2為0.5k，1k和1.5k時殘差輸出Fig.4 Output residuals with resistance R2 value 0.5 k，1 k and 1.5 k

圖5 為電容C1正常和斷路狀態下的殘差變化曲線，可以看出，此時殘差r1，r2均可以反映出電路正常狀態與故障狀態的明顯不同。

圖5 電容C1為100nF和斷路時殘差輸出Fig.5 Output residuals with capacitor C1 value 100nF

從以上仿真結果中可以看出，利用殘差r1與r2基本上能夠達到故障檢測的目的，特別在硬故障情況下，即元件參數值大大超出容差允許范圍時，此時電路測量節點的輸出與正常情況已經有較明顯的不同，故障檢測方法對于單故障和多故障均有效，對于一些元件發生的軟故障，如本例中電阻R1或R2阻值發生的一系列改變，殘差r1仍然可以達到故障檢測的目的，但對于C1，C2，L1，L2這幾個元件發生的軟故障，該方法則不容易發現這些故障，這是由于在該采樣頻率下的各種參數故障時，測試點2、3和4的輸出電壓值幾乎相等，所以代入式(16)中，殘差并未發生顯著改變，這種情況是由于電路在該頻率信號下，這些感性和容性器件的參數變化沒有對輸出信號造成太大改變造成的，也就是說這類故障在此頻率下的靈敏度不高，解決這個問題就需要選擇對該器件參數變化靈敏度較高的頻率進行殘差計算。

4 結論

本文提出了一種利用等價空間計算系統殘差進行線性模擬電路故障檢測的方法，該方法利用鍵合圖模型推導電路狀態方程，通過等價空間殘差進行故障檢測。仿真結果表明，該故障檢測方法可以有效的檢測線性模擬電路中單個或多個元件故障的情況，檢測過程中僅需采樣測量點的電壓信號，電路結構上不必增加額外的設計，便于嵌入式系統故障檢測的硬件實現。今后將進一步拓展上述故障檢測方法，將該方法與多頻測試［8］相結合，提高故障檢測的靈敏度，將電路中不同測試點的故障檢測信息與電路拓撲結構相接合，進行故障定位，完成電路故障診斷。

［1］Emmanuel Simeu.Optimal detector design for on－line testing of linear analog systems［C］.Twenty－Ninth Annual International Symposium on Fault－Tolerant Computing，2000，11(1):59－74

［2］SPINA R，UPADHYAYA S，Linear circuit fault diagnosis using neuromorphic analyzers［J］.IEEE Transactions on Circuits and Systems－II:Analog and Digital Signal Processing，1997，44(3):188－196

［3］Nair V S S，Abraham J A.Real－number code for fault tolerance matrix operations on processor array［J］.IEEE Transactions on Computers，1990，39(4):426－435

［4］Chatterjee A.Concurrent error detection and fault tolerance in linear analog integrated circuits using continuous checksums［J］.IEEE Transactions on VLSI Systems，1993，1(2):138－150

［5］H M Paynter.Analysis and design of engineering systems［M］.M.I.T.Press，Cambridge:Massachusetts，U.S.A.，1961

［6］王中雙，陸念力.鍵合圖理論及應用研究若干問題的發展及現狀［J］.機械科學與技術，2008，(01):72－77

［7］I Roychoudhury，M Daigle，G Biswas，et al.A method for efficient simulation of hybrid bond graphs［C］.the International Conference of Bond Graph Modeling，San Diego，California，2007

［8］E Abderrahman，Cerny B，Kaminska.CLP－based multifrequency test generation for analog circuits［C］.VLSI Test Symposium，Monterey，California，1997