抗輻射數字電路加固技術研究

徐大為，徐 靜，肖志強，高向東，洪根深，陳玉蓉，周 淼

（中國電子科技集團公司第58研究所，江蘇 無錫 214035）

1 引言

隨著航天技術、衛星技術的發展，對電路抗輻射能力提出了越來越高的要求，當前數字電路的抗輻射能力遠遠不能滿足需求。采用SOI工藝能提高電路的抗單粒子輻射和瞬態輻射的能力，但其存在多個硅－二氧化硅界面態，使得總劑量效應的影響較大。本文通過對電路進行抗輻射加固，提高電路的抗輻射能力，并通過試驗驗證電路的抗輻射能力，對抗輻射數字電路的研究具有重要意義。

2 輻射基理研究

由于宇宙和外層空間存在著大量的宇宙射線，會對集成電路產生總劑量、單粒子事件、瞬時輻射等輻射效應。

2.1 總劑量輻射效應

當器件持續受到電離輻射時，在氧化層中以及氧化層－硅界面產生電荷和缺陷，從而引起器件的閾值電壓漂移，跨導降低，亞閾值電流增大，低頻噪聲增大[1]。

2.2 中子輻射效應

核爆或反應堆產生的高能中子（E＞10keV）通過與晶格原子的彈性碰撞和半導體發生相互作用，使得原子離開平衡格點而造成位移，從而在半導體禁帶中產生缺陷。這種缺陷會影響多數載流子的濃度和遷移率，而對少數載流子的產生和復合壽命構成影響。

2.3 劑量率效應

脈沖輻射在半導體器件中產生過剩載流子，這些過剩載流子為 PN結收集而形成瞬時大電流，即所謂光電流擾動。由于電流或電壓的放大作用，在晶體管中會產生大的二次光電流。這種瞬時光電流會使線性電路阻塞，在數字電路中引入邏輯錯誤，在組合邏輯單元中，這種邏輯錯誤表現為瞬態擺幅或擾動，而在雙穩態元件如鎖存器、寄存器和存儲元件中表現為錯誤或位反轉。

2.4 單粒子效應

當一個宇宙射線中的重核粒子、α粒子等高能粒子入射到器件時，對于邏輯器件或存儲器會引起單粒子翻轉；對于CMOS器件會產生單粒子閂鎖；可能還會出現單粒子永久損傷，這些都稱為單粒子事件。

3 抗輻射加固方法

電路抗輻射加固主要通過優化工藝技術、優化電路結構和版圖加固技術等方面入手。

3.1 工藝加固

MOS器件電離輻射效應造成的主要損傷之一是閾值電壓漂移，它依賴于氧化物電荷和界面態電荷的產生與退火速率。

SOI材料經過輻射會在隱埋氧化層中產生大量的電子空穴對，產生的電子很快會移出氧化層，一部分空穴也會移出氧化層，一部分空穴則被氧化層中的空穴陷阱俘獲成為正固定電荷。對于SOI部分耗盡器件，電離輻射產生的隱埋氧化層電荷會引起背界面反型，導致背柵閾值電壓減小，特性漂移。而在隱埋氧化層中注入某些雜質（如Al、Si、P等），可以產生電子陷阱，以補償輻射后陷入隱埋氧化層的正電荷，減小輻射后的背柵閾值電壓漂移。

3.2 電路加固技術

數字電路加固主要通過對關鍵節點進行改進。輻照過后N管的閾值降低會產生兩種現象[2]：（1）反向器的輸出特性曲線向左漂移，如圖1所示；（2）當N管閾值足夠低時，輸出一直為低。對電路的改進主要通過對N管進行加固，在N管閾值變小時要保持N管閉合的途徑是將N管源端電勢抬到足夠高。可以在N管源端加入一組反向器，將反向器的輸出連接到原N管的源端。當輸入高電位時，增加的AddP管閉合，其他電路不受影響。增加的AddN管與N管串聯，這將提高N管源端電位，有效增強電路抗輻射能力。

圖1 N管輸出特性隨閾值下降而變化（從右往左閾值從＋1V到－3V）

3.3 版圖設計加固技術

電離輻射不僅引起柵介質退化，而且對場介質也產生同樣的損傷，主要表現在場介質中的大量氧化物輻射正電荷的積累，場區寄生溝道的形成，漏電增大導致場區失效。環形柵由于器件源區被柵包圍，避免了場區，可預防MOS器件場區邊緣的輻射寄生漏電[3]。

4 抗輻射電路驗證

為了驗證設計的加固結構的可靠性，我們設計了一款驗證電路。驗證電路由一百多門電路組成，配置成D觸發器功能，其電路邏輯圖、時序圖和版圖如圖2所示。ce為使能信號，高電平有效；sr為異步清零信號，高電平有效；d0、d1為輸入信號；q0、q1為輸出信號；ck為時鐘信號。由于電路由兩個相同寄存器組成，因此只觀察由d0和q0組成的那組寄存器。工作時Vdd、ce置高電平，Vss置低電平，給sr一個高電平脈沖，對電路清零，然后給ck加一個高電平脈沖，觀察d0端變化時輸出端q0的信號變化。

圖2 驗證電路

4.1 總劑量輻照

采用鈷源對電路進行了γ總劑量輻射效應試驗，劑量率為50rad（Si）/s。此次試驗共采用了五只電路，其試驗參數如表1 所示，電流單位mA。輻照過程中電路輸出為發生翻轉，輻照過后電路功能正常。

表1 總劑量輻照試驗結果

4.2 抗劑量率輻射

采用“強光一號”加速器對電路進行抗γ瞬時輻射效應試驗。試驗采用五只電路，其試驗結果如表2所示。×1011rad（Si）/s的劑量率范圍內，輸出有一只發生翻轉，其余保持低電位。輻照過后電流增大到2mA～7mA，斷電重置后電流依然為2mA～7mA。輻照過程中1-15、1-09劑量率較大，擾動恢復時間較長；其余三只電路在5μs～20μs之后輸出恢復到1V以下。

表2 劑量率輻照試驗

4.3 抗中子輻照試驗

本次試驗在脈沖試驗反應堆上進行，試驗采用輻照時不加電、各管腳短接的形式進行，輻照劑量3×1013n/cm2，輻照18天后對電路進行測試。試驗結果如表3 所示。輻照后器件功能都正常，有一只電路電流偏大。

表3 抗中子輻照試驗結果

4.4 抗單粒子輻照試驗

單粒子試驗采用五只芯片，采用Br（00）、Br（300）、I（00）、Au（00）三種粒子、四種輻照方式進行。電路翻轉位統計如表4所示，電路電流如表5所示。

表4 翻轉位統計

表5 樣品電流

電路在LET值81.8MeV·cm2/mg下未發生翻轉，輻照過程中電流始終在1mA下，電路功能正常。

從試驗數據分析可以看到，電路經過抗輻照加固后，抗輻照能力有了較大提升，抗總劑量輻射超過了300K，抗中子能力達到3×1013n/cm2、抗單粒子能力超過了81.8MeV·cm2/mg，但電路抗瞬態能力有待于加強。

5 總結

隨著抗輻照電路需求的增長，提高電路抗輻射能力成為當前必須解決的難題。本文通過對輻照機理的研究，提出幾種抗輻照的方法，設計電路進行試驗。通過輻照試驗結果可以看出，采用抗輻照方法設計的電路具有較強的抗輻照能力，為今后抗輻照電路的研制和開發奠定了堅實的基礎。

[1] 黃如，張國艷. SOI CMOS 技術及其應用[M]. 北京：科學出版社，2005.

[2] P.francis,C.Michel,D.Flandre,J.P.Colinge. Radiation-Hard Design for SOI MOS inverters[J]. IEEE Transactions on nuclear science, 1994,41(2).

[3] 陳桂梅，疊鹽，蘇秀娣. IC抗輻射加固方法[J]. 微處理機，1998，4（11）.