基于FPGA 的調頻連續波測距信號處理系統設計

李萬峰

(中國空空導彈研究院8 所，河南 洛陽 471009)

近距離測距技術是一種探測距離從零點幾米到幾百米的小型雷達技術。該技術發射功率小，最小作用距離近或者無測距盲區，測距精度高，結構簡單，體積小。根據發射信號的波形可將雷達分為2 種體制:采用脈沖方式進行距離測量的脈沖體制和采用調頻連續波(FMCW)進行距離測量的連續波體制［1］。

目前，基于調頻連續波(frequency modulation continuous wave，FMCW)的測距系統能滿足人們對測距精度和系統在惡劣天氣條件下仍能工作的要求，具有獨特的優勢。這種體制的雷達久己有之，其主要優點有輻射功率小、測距測速精度高、設備相對簡單、易于實現固態化設計、具有良好的電子對抗(ECM )和低截獲概率(LPI)性能等。20 世紀70年代以前，該體制的雷達主要用于測距和測速，如近炸引信、連續波高度計、測距雷達、汽車防震雷達等。從20 世紀80年代開始，關于FMCW 體制雷達的有關研究工作得到了普遍重視，加之硬件水平的提高，FMCW 雷達的理論和技術水平得到迅速提高，其應用已擴展到導彈制導、船艦導航、成像、戰場偵察、氣象觀測等軍用和民用領域［1］。

以FPGA 為核心的信號處理系統，可利用調頻連續波雷達的優勢，實現精確測距，并根據實際需要方便地修改程序。

1 連續波調頻測距基本原理

調頻連續波的波形參數對微波部件和調頻連續波信號源的設計要求較低，發射功率較脈沖法也較小，降低了系統對末級功率放大器1dB 壓縮點的要求，這也增加了器件芯片的選擇范圍，降低了整個系統的設計難度。

利用周期鋸齒波對振蕩源VCO 進行頻率調制。調頻信號經功率放大后，通過2 個發射天線輻射出去。另外，調頻信號經定向耦合器取一部分能量作為混頻器的本振信號。在電磁波遇到目標并返回接收天線的時間內，發射信號頻率相比回波信號頻率已有了變化，因此在混頻器輸出端出現差頻信號［2］。該信號經放大、整形等預處理后送入FPGA 處理器。在單向測距范圍內，由于信號頻率與目標距離一一對應［2］，因此計算出頻率即可算出探測器到目標的距離。調頻連續波測距系統組成如圖1 所示。

圖1 FMCW 測距系統組成

差頻信號的頻率包含由距離時延產生的頻率差和多普勒頻率，而前者遠遠高于后者，因此多普勒頻率對測距的影響可忽略不計。

2 信號處理系統總體方案

與傳統電路設計方法相比，FPGA 具有功能強大，開發過程投資小，周期短，可反復編程修改，保密性能好的優點。同時，FPGA 器件廠商較多，器件種類豐富，可根據需要方便選擇。另外，FPGA 的開發軟件成熟，在電路設計與輸入、功能仿真、綜合、綜合后仿真、實現、布線后仿真與驗證、板級仿真與驗證等方面都有工具［3］。因此，該信號處理系統方案采用以FPGA 為核心的信號處理器，電路前端是預處理電路。

在預處理電路中，來自混頻器的差頻信號經高增益、大動態范圍、低噪聲電路放大后，進入高速器件整形，形成脈沖信號送入FPGA 處理器。在FPGA 中，首先產生信號處理工作的一系列時序，經計算將輸入脈沖的頻率信息轉換成距離信息，最終輸出目標信息。

FPGA 設計在Altera 公司的Quartus II 軟件平臺上進行，綜合利用硬件描述語言Verilog HDL 和原理圖相結合的方法開發。FPGA 信號處理系統設計原理如圖2 所示。該信號處理系統由3 個模塊，即時序產生模塊shi_xu、脈沖計數模塊pulse_counter 和dsp 組成。其中，shixu 模塊產生FPGA 工作時序，pulsecounter 和dsp 模塊完成脈沖計數、距離計算及結果輸出。

圖2 FPGA 信號處理系統設計原理

3 信號處理系統設計

3.1 預處理電路設計

預處理電路用于放大和整形來自射頻前端的差頻信號，由放大電路和脈沖整形電路組成。放大電路整個增益高達60 dB，動態范圍大，輸出噪聲低，其最小輸入信號可達幾十微伏。

脈沖整形電路中的高速比較器采用Max961ESA，該器件由單電源供電，常溫下+5 V 工作電流約為8.5 mA，在關斷模式下電流低至0. 27 mA;響應速度快，延遲時間只有4.5 ns;2 個輸入端有保護電路，各串入1 個200 Ω 的電阻以及在輸入之間并入2 組反向箝位二極管，每組二極管由3 個二極管前后串聯組成;有2 個互補輸出端可供選擇，而且2個互補通道的延遲只有0.3 ns;內置的遲滯電路可防止因噪聲或寄生反饋的影響，在1 個輸入端信號電平接近另1 端時輸出狀態來回跳變。脈沖整形電路如圖3 所示。

3.2 時序產生模塊設計

該模塊的功能是利用多個計數器，通過50 MHz 晶振時鐘產生信號處理所需的時序。en 為脈沖計數使能信號，當en=1 且有外部輸入脈沖時，開始計數;clear 為脈沖計數清零信號，當clear =1 時，對脈沖計數器清零;m2k、m40k 和load 是距離結果轉化及輸出同步信號。時序產生仿真結果如圖4 所示。通過修改clk_repeat、en_repeat、m_load_repeat、m_m40k_repeat 參數來改變en、m40k、load、clear 和m2k 時序參數。

圖3 脈沖整形電路

圖4 時序產生仿真

3.3 脈沖計數模塊設計

該模塊在en 和clear 信號的協同作用下完成對來自預處理電路的脈沖計數，并將計數結果q_num［14..0］送給dsp模塊，以作進一步處理。

3.4 信號處理模塊設計

該模塊的功能是完成脈沖頻率到距離的轉化，即將脈沖計數結果q_num［14..0］轉換成距離d［6..0］，之后將7 位的距離信息轉換成串碼dis，同時輸出近距、遠距標志信號。通過修改參數num1、num2、num3、num4 可改變距離分辨率和近距遠距標志信息等。

該模塊設計中，脈沖計數結果向測距結果轉化方法為:滿量程距離d［6..0］=7’1111111B 對應的脈沖計數結果為num1 =13’1111111110010B，乘以一個系數即為q_num［14..0］=15’111111111111111B。因此，其逆運算即脈沖計數結果除以這個系數，再右移8 位即可得到測距結果d［6..0］。信號處理仿真如圖5 所示。其中dis_far、dis_near 是遠距近距標志信息，dis 是將d［6..0］通過編碼轉化成20 位的編碼再串行輸出。

圖5 信號處理仿真

4 信號處理的FPGA 實現

系統選擇Altera 公司生產的Cyclone III 系列的FPGA(EP3C10E144C8N)。Altera 公司的這款Cyclone III 比上一代FPGA 的功耗低75%，共有144 個引腳組成，這些I/O 引腳支持6 種單端信號標準、8 種差分標準，含有10 kbit 邏輯單元(LE)，23 個數字信號處理(DSP)乘法器，存儲器達400 kbit。Cyclone III 系列比前一代產品每邏輯單元成本降低20%，使設計人員能夠更多地在成本敏感的應用中使用FPGA［4］。

5 結束語

調頻連續波測距信號處理系統采用Cyclone III 系列的FPGA(EP3C10E144C8N)作為核心處理器，在Altera 公司的Quartus II 軟件平臺上，綜合利用硬件描述語言Verilog HDL和原理圖相結合的方法進行程序設計，并將程序下載到FPGA 中。該系統具有工作可靠、可編程化、測距精度高的特點。

［1］譚朔，郭偉.調頻連續波近程測距系統研究［J］.艦船電子工程，2007(4):95-99.

［2］劉愷，崔占忠.一種解決調頻連續測距中測距模糊方法［J］.科技導報，2011，29(11):33-38.

［3］王誠，吳繼華.Altera FPGA/CPLD 設計［M］.北京:人民郵電出版社，2005.

［4］張波濤，趙櫸云，李劍，等.基于FPGA 直接序列擴頻系統的設計［J］.電子技術，2011，24(7):27-29.

［5］王穎，曲長文，周強，等. 一種提高距離分辨率的FMCW SAR RD 成像算法［J］. 海軍航空工程學院學報，2009(2):186-190.

［6］曲長文，王穎，周強. 一種FMCW 雷達線性度校正方法［J］.火力與指揮控制，2010(8):55-57.

［7］曾朝陽，張曉永. 溫度變化對激光雷達的影響［J］.四川兵工學報，2010(4):1-3.