MLS接收機載波同步技術研究

2012-06-26 09:52:40李曉明裴文林

電視技術 2012年17期

關鍵詞：信號

王鼎，李曉明，裴文林

(空軍工程大學電訊工程學院，陜西西安 710077)

在通信系統中，相干解調與非相干解調相比具有更好的性能，因此得到廣泛的應用。相干解調需要進行載波同步。載波同步的目的就是在接收端產生一個與輸入信號載波同頻同相的本地載波。載波同步是相干解調中十分重要的技術環節，是接收機正確處理信號的前提，載波同步的性能直接影響到整個軟件無線電系統的性能。

在MLS接收機信號處理過程中，載波同步的精度直接影響DPSK解調的性能，引起解調輸出波形的畸變，進而影響碼元同步和時間基準的確定，從而影響角度和距離解算的精度。

1 MLS接收機測角單元中頻信號處理流程

MLS由地面設備和機載設備組成，地面設備包含方位制導臺、仰角制導臺、基本數據臺和PDME地面應答器(根據需要還可增設拉平臺、反方位臺和輔助數據臺);機載設備包含方位、仰角、數據接收機和PDME的機載設備。MLS的方位制導信息、仰角制導信息和數據字信息采用時分多址體制，在時間上按照一個統一的信號格式進行安排，各部分占有確定的發射時隙。MLS采用時基波束掃描方式進行角度測量，PDME專門提供連續的精確的距離信息［1］。

隨著軟件無線電的發展，導航信號處理中頻數字化正逐步實現。對于MLS接收機來說，從天線接收到的射頻信號，首先要經過濾波、放大和模擬下變頻，變為易于處理的中頻信號(具體實現中采用15 MHz的中頻頻率)。中頻信號通過A/D采樣變為中頻數字信號，送入FPGA進行數字信號處理，一路進行DPSK解調:采用Costas環完成載波同步，獲得解調輸出，借助巴克碼的自相關特性實現碼同步，確定時間基準，提取功能識別碼和往返掃描脈沖搜索控制信號;一路進行包絡檢波，獲得相關的幅度信息，結合另一路獲得的功能識別碼和往返掃描脈沖搜索控制信號，完成往返掃描脈沖位置的搜索，計算出時差，從而獲得角度信息［2］。

2 DPSK解調的實現方案

MLS的方位制導信息、仰角制導信息和數據字信息均采用DPSK調制方式，并且在有用信息之前都有前導碼，前導碼包括3部分:載波截獲段、接收機基準時間碼(巴克碼)和功能識別碼。載波截獲段有段同步頭，它是一段未經調制的純載波，共占832 μs［3］。DPSK 信號的解調一般采用相干解調方式，這就需要在接收端進行載波恢復。載波同步的方法包括外同步法和自同步法，外同步法需要發送端發送專門的同步信息(導頻信息)，常用的自同步法有平方環法和Costas環法。由于Costas環法可直接獲得解調輸出，因此采用 Costas環法實現 DPSK解調［4］。

載波跟蹤可分為載波頻率跟蹤和載波相位跟蹤。鎖頻環(FLL)具有較高的跟蹤精度，但跟蹤范圍相對較窄;鎖頻環(PLL)跟蹤范圍較大，跟蹤速度快，但跟蹤精度較低。也就是說，FLL的動態性能優于PLL，而PLL的跟蹤精度優于FLL［5］。MLS接收機所處的動態環境給載波跟蹤的實現帶來了困難，動態性使載波信號產生較大的多普勒頻移，因此在保證Costas環跟蹤精度的前提下，必須兼顧其動態性能。

在Costas環中，數控振蕩器NCO產生兩路正交輸出，分別與輸入信號進行相乘，通過抽取低通濾波器進入鑒相器(和鑒頻器)，鑒相器(和鑒頻器)的輸出經環路濾波器形成與相位誤差(和頻率誤差)相關的反饋控制信號，對NCO的輸出頻率進行調整，從而實現環路的載波跟蹤功能［6］。

傳統的Costas環只有PLL，跟蹤速度慢，并且動態性能差，頻率發生抖動時容易失鎖。為了兼顧跟蹤環路的動態性能和跟蹤精度，文獻［7］采用FLL和PLL相結合的方案，當頻率偏移量大于某一門限值時環路進入FLL工作模式，當頻率偏移量小于門限值時環路進入PLL工作模式。該方案取得了較好的效果，但加入判決電路大大增加了環路的復雜性。

為解決上述問題，本文提出了一種新的載波跟蹤實現方案(如圖1所示):在鑒頻器和鑒相器的輸出端配置合適的參數，使其同時工作，兼顧了跟蹤環路的動態性能和跟蹤精度，與文獻［7］相比又簡化了環路結構。

圖1 載波同步即DPSK解調原理框圖

假設輸入載波跟蹤環路的中頻采樣信號為

中頻頻率為15 MHz，MLS角度引導信號和數據字信號的帶寬限制在100 kHz內，根據帶通采樣定理，選定信號的采樣率為8 MHz。

MLS系統的DPSK碼元速率為15.625 kbit/s，信號的采樣率為8 MHz，顯然不需要這么高的數據率，因此有必要對其進行降速處理，而采樣率的降低又會影響環路的捕獲時間，綜合考慮系統性能指標，設定抽取因子D=8。當D=8時，單級CIC濾波器，第一旁瓣電平只比主瓣電平低13 dB左右，性能較差。因此，采用5級CIC濾波器與FIR濾波器級聯的方式實現［8］，5級CIC濾波器級聯的第一旁瓣電平比主瓣電平低64 dB左右，FIR濾波器的阻帶衰減為60 dB左右，如圖2所示。這樣，濾除高頻分量和帶外噪聲的同時又降低了采樣率。

圖2 CIC濾波器和FIR濾波器的幅頻響應

經過抽取低通濾波器，式(4)和式(5)變為

對于式(8)，當環路處于穩態時，Δω和Δθ趨近于0，cos(Δωk+ Δθ)將趨近于1，則I2(k)近似于m(k)，從而獲得解調輸出。

鑒頻器種類有多種，大致包括最大似然估計器、擴展卡爾曼濾波估計器、交叉積鑒頻器和DFT鑒頻器等。交叉積鑒頻器運算量小，跟蹤性能優越，易于數字化實現，得到了廣泛應用。交叉積鑒頻器在Simulink中的具體實現框圖如圖3所示。

圖3 鑒頻器結構圖

明確了鑒頻器的結構，就可以推導鑒頻誤差的數學表達式為

式中，一旦Δk確定(圖3中Δk=1，取值可根據需要進行調整)，sin(ΔωΔk)就反映了本地載波與輸入信號載波的頻率誤差。

常用的鑒相器有4種，如表1所示。

表1 鑒相器的種類

符號乘積型鑒相器含有符號判決，運算量在以上4種鑒相器中最小，在高信噪比條件下性能較好，在低信噪比條件下性能較差;反正切型鑒相器在高信噪比和低信噪比條件下性能都較佳，但在4種鑒相器中運算量最大;另外乘積型和正切型鑒相器的性能和運算量居中，綜合考慮系統性能需求和資源占用量，選用符號乘積型鑒相器［5］。符號乘積型鑒相器在Simulink中的具體實現框圖如圖4所示。

圖4 鑒相器結構圖

根據鑒相器的結構，推導鑒相誤差的數學表達式為

式中，當Δω趨近于0時，sin(Δωk+Δθ)趨近于sin(Δθ)，sin(Δθ)就反映了本地載波與輸入信號載波的相位誤差。

在載波跟蹤環路中，環路濾波器一方面起著低通濾波器的作用，抑制輸入噪聲;另一方面可以通過濾波器參數的調整來調節環路校正速度，這是因為環路調整速度過快會引起抖動，調整速度過慢又會降低載波跟蹤速度。積分器的作用是對鑒頻誤差信號和鑒相誤差信號進行平滑，抑制由相位突變引起的反饋突變，從而減小載波跟蹤過程中的抖動，或者防止失鎖的發生。

3 性能仿真和結果分析

根據圖1所示的原理框圖，在Simulink中搭建仿真模型，對改進后的載波同步方案的性能進行仿真評估。仿真條件:NCO的固有中頻輸出頻率為15 MHz，采樣率為60 MHz，輸入信號為DPSK調制信號，頻率圍繞15 MHz可調，通過高斯信道進入載波跟蹤環路，高斯信道的信噪比SNR可調。

首先根據MLS的信號格式設置前832 μs為純載波，后接5位巴克碼11101，最后是7位功能識別碼0011001(以進近方位為例);同時設置輸入信號的載波頻率為15.1 MHz，此時頻偏為100 kHz，設置初始相差為90°，SNR=20 dB。載波同步及解調輸出的結果如圖5所示。

圖5 載波同步及解調輸出示意圖(截圖)

圖5中，橫坐標為時間(單位為s)，上方為NCO的輸出頻率(單位為Hz)，中間為本地載波與輸入信號載波的相位誤差(單位為度)，下方為DPSK解調輸出。從圖中可清楚地看到，NCO的輸出頻率最終穩定在15.100 MHz，與輸入信號的載波頻率相一致;本地載波與輸入信號載波的相位誤差最終趨近于0;通過DPSK解調輸出的上升沿和下降沿，可以得到譯碼輸出111010011001，與設定的編碼相一致，說明得到了正確的解調輸出。中間曲線中存在毛刺，恰好與解調輸出的下降沿或上升沿相對應，這說明毛刺是由輸入信號的相位突變引起的，但是只出現了極小的頻率變化，沒有發生失鎖，同時相位誤差也能在極短的時間內調整到0附近，說明跟蹤環路具有良好的動態性能。

從圖5可以看出，跟蹤環路遠在巴克碼到來之前已經完成了載波同步，為了更準確地判斷同步建立時間，對上圖進行局部放大，如圖6所示。

圖6 NCO的輸出頻率(截圖)

從圖6可以看出，NCO的輸出頻率在80 μs處已經趨近于輸入信號的載波頻率，并保持相對穩定。從圖7可以看出，本地載波與輸入信號載波的相位誤差在150 μs處基本趨近于0，并保持相對穩定，可以認為該條件下環路的同步建立時間為150 μs，小于文獻［7］中的同步建立時間(≥400 μs)，更遠小于 MLS 系統832 μs同步載波頭的長度，能夠滿足系統要求。