帶隙電壓基準(zhǔn)源的設(shè)計(jì)與分析

趙 強(qiáng)，呂 明，張 鑒

(合肥工業(yè)大學(xué)電子科學(xué)與應(yīng)用物理學(xué)院，安徽 合肥 230009)

基準(zhǔn)源廣泛應(yīng)用于各種模擬集成電路、數(shù)模混合信號(hào)集成電路和系統(tǒng)集成芯片中，其精度和穩(wěn)定性直接決定整個(gè)系統(tǒng)的精度。在模/數(shù)轉(zhuǎn)換器(ADC)、數(shù)/模轉(zhuǎn)換器(DAC)、動(dòng)態(tài)存儲(chǔ)器(DRAM)等集成電路設(shè)計(jì)中，低溫度系數(shù)、高電源抑制比(PSRR)的基準(zhǔn)源設(shè)計(jì)十分關(guān)鍵。

在集成電路工藝發(fā)展早期，基準(zhǔn)源主要采用齊納基準(zhǔn)源實(shí)現(xiàn)，如圖1(a)所示。它利用了齊納二極管被反向擊穿時(shí)兩端的電壓。由于半導(dǎo)體表面的沾污等封裝原因，齊納二極管噪聲嚴(yán)重且不穩(wěn)定。之后人們把齊納結(jié)移動(dòng)到表面以下，支撐掩埋型齊納基準(zhǔn)源，噪聲和穩(wěn)定性有較大改觀，如圖1(b)所示。其缺點(diǎn):首先齊納二極管正常工作電壓在6～8 V，不能應(yīng)用于低電壓電路;并且高精度的齊納二極管對(duì)工藝要求嚴(yán)格、造價(jià)相對(duì)較高。

圖1 齊納二極管

1971年，Widlar首次提出帶隙基準(zhǔn)結(jié)構(gòu)［1］。它利用VBE的正溫度系數(shù)和ΔVBE的負(fù)溫度系數(shù)特性，兩者相加可得零溫度系數(shù)。相比齊納基準(zhǔn)源，Widlar型帶隙基準(zhǔn)源具有更低的輸出電壓，更小的噪聲，更好的穩(wěn)定性［2］。接下來的1973年和1974年，Kujik和Brokaw分別提出了改進(jìn)帶隙基準(zhǔn)結(jié)構(gòu)。新的結(jié)構(gòu)中將運(yùn)算放大器用于電壓鉗位，提高了基準(zhǔn)輸出電壓的精度［3］。

以上經(jīng)典結(jié)構(gòu)奠定了帶隙基準(zhǔn)理論的基礎(chǔ)。文中介紹帶隙基準(zhǔn)源的基本原理及其基本結(jié)構(gòu)，設(shè)計(jì)了一種基于Banba結(jié)構(gòu)的帶隙基準(zhǔn)源，相對(duì)于Banba結(jié)構(gòu)，增加了自啟動(dòng)電路模塊及放大電路模塊，使其可以自動(dòng)進(jìn)入正常工作狀態(tài)并增加其穩(wěn)定性。

1 帶隙基準(zhǔn)源工作原理

由于帶隙電壓基準(zhǔn)源能夠?qū)崿F(xiàn)高電源抑制比和低溫度系數(shù)，是目前各種基準(zhǔn)電壓源電路中性能最佳的基準(zhǔn)源電路。

為得到與溫度無關(guān)的電壓源，其基本思路是將具有負(fù)溫度系數(shù)的雙極晶體管的基極－發(fā)射極電壓VBE與具有正溫度系數(shù)的雙極晶體管VBE的差值ΔVBE以不同權(quán)重相加，使ΔVBE的溫度系數(shù)剛好抵消VBE的溫度系數(shù)，得到一個(gè)與溫度無關(guān)的基準(zhǔn)電壓。圖2為一個(gè)基本的CMOS帶隙基準(zhǔn)源結(jié)構(gòu)電路。

圖2 基本的CMOS帶隙基準(zhǔn)源電路

其中，Vref為輸出的基準(zhǔn)電壓;VBE1為圖2中Q1的基極－發(fā)射極電壓;R1，R2在電路中的位置如圖 2所示。

圖2電路工作原理為:運(yùn)算放大器、PMOS管M1和M2構(gòu)成一個(gè)負(fù)反饋，使得運(yùn)放正負(fù)輸入端電壓相等。發(fā)射極面積之比為n的兩個(gè)三極管Q1、Q2的VBE差值ΔVBE加在電阻R1上。運(yùn)放的輸入電流為零，所以電阻R1、R2上的電壓也和絕對(duì)溫度成正比，可以用來補(bǔ)償Q1管子VBE中隨絕對(duì)溫度線性減小的部分。合理選擇R1、R2及n的值，可以得到與溫度無關(guān)的輸入電壓

以上電路可以得到的輸出電壓與溫度的關(guān)系一般是開口向上或向下的拋物線，這樣容易想到若再疊加一定的曲線，就可以進(jìn)一步消除輸出電壓的溫度效應(yīng)，使電壓更加穩(wěn)定。

這種思想早在1983年B.S.Song和P.R.Gray就提出了［5］，之后誕生了很多根據(jù)不同曲線結(jié)合，或應(yīng)用不同工藝來制造的新基準(zhǔn)源電路，也是很有發(fā)展?jié)撡|(zhì)的一個(gè)方法。其中，2003年Leung利用了與溫度有關(guān)的電阻比，一個(gè)用高阻多晶電阻，另一個(gè)用擴(kuò)散電阻，這樣通過這兩個(gè)電阻上的壓降與VBE相加，就可以VBE消除 VBE溫度系數(shù)的非線性［2，6］。

2 一種基于Banba結(jié)構(gòu)的基準(zhǔn)源

2.1 基本結(jié)構(gòu)

文中設(shè)計(jì)的一種帶隙基準(zhǔn)源電路，是在1999年發(fā)表于JSSC上的基準(zhǔn)源結(jié)構(gòu)［1］基礎(chǔ)上添加了自啟動(dòng)電路及放大電路構(gòu)成，如圖3所示。

圖3 基于Banba結(jié)構(gòu)帶隙基準(zhǔn)源完整電路圖

組成:第一部分為啟動(dòng)電路，主要由MSA，MSB，MSC三個(gè)管子的性能來決定電路的自啟動(dòng);第二部分為放大器，采用二級(jí)Miller電路，并且從帶隙部分獲得偏置電流;第三部分與Banba結(jié)構(gòu)基本一致。

本結(jié)構(gòu)的優(yōu)點(diǎn)體現(xiàn)在以下幾個(gè)方面:

(1)在傳統(tǒng)的帶隙基準(zhǔn)電路中，輸出電壓Vref約為1.25 V，這就限制了電源電壓在1 V以下的應(yīng)用，而這個(gè)結(jié)構(gòu)的Vref通過兩個(gè)電流的和在電阻上的壓降來實(shí)現(xiàn):一個(gè)電流與三極管的VBE成正比，另一個(gè)與VT成正比，產(chǎn)生的基準(zhǔn)電流通過MOS管M3鏡像到輸出電流，再通過輸出負(fù)載電阻R4決定輸出參考電壓，方便改變所需產(chǎn)生的電壓值。

(2)放大器中采用Miller補(bǔ)償可以增加穩(wěn)定性，Hironori Banba等采用的是以NMOS為差分輸出管的單級(jí)運(yùn)放，這樣要達(dá)到較低電源電壓則需要非標(biāo)準(zhǔn)的耗盡型器件，對(duì)工藝的轉(zhuǎn)換性較差，所以文中采用PMOS管作為差分輸入。由于放大器在電路中起的作用是保證1、2電壓的相等，達(dá)到對(duì)核心部分沒有影響的效果，所以此結(jié)構(gòu)是對(duì)Banba結(jié)構(gòu)的一種改進(jìn)。

(3)啟動(dòng)電路使電路節(jié)點(diǎn)處于簡并狀態(tài)時(shí)也可以自動(dòng)進(jìn)入正常工作狀態(tài)，在Banba結(jié)構(gòu)中，其自啟動(dòng)方法是采用一個(gè)額外的脈沖(Power On－Reset Signal)來實(shí)現(xiàn)，這在模擬與混合電路中較少用到，所以文中添加了啟動(dòng)部分的電路，雖然增加了元件數(shù)，卻能使制造和啟動(dòng)過程簡單實(shí)用。

2.2 自啟動(dòng)模塊及放大電路模塊分析

在放大器的偏置電路中，如果初始狀態(tài)節(jié)點(diǎn)2的電壓為0，則出現(xiàn)簡并，在沒有外界刺激情況下不會(huì)工作，這在實(shí)際應(yīng)用中是不可接受的，所以必須去除簡并點(diǎn)，方法如圖4所示，由3個(gè)MOS管形成開啟電路。由于PMOS管MSA的柵極接地，所以MSA始終導(dǎo)通，這樣使得S點(diǎn)電平升高，S也是MSB管的柵極，因此MSB管導(dǎo)通，它的漏極電平降低，這樣如果啟動(dòng)點(diǎn)為PMOS柵極，該P(yáng)MOS管導(dǎo)通，電路可以開始工作。最后還必須使MSB脫離，當(dāng)電路開始正常工作時(shí)，MSC管開啟，這樣就再次使S節(jié)點(diǎn)電平下降，MSB管由此關(guān)斷，脫離了啟動(dòng)部分。

圖4 自啟動(dòng)部分

帶隙電路中的放大器主要作用是使兩個(gè)輸入點(diǎn)的電平相等，所以只要增益足夠就可以，另外為了防止振蕩，相位裕度也要足夠，其他指標(biāo)不是特別重要。圖5為放大器的核心部分，各部分作用:MA1、MA2為第一級(jí)差分放大，MA6為第二級(jí)放大，MA5、MA7從帶隙部分偏置電流分配給放大部分MOS管。Cc為密勒電容，將主次極點(diǎn)分離，也可增大相位裕度。

圖5 二級(jí)Miller補(bǔ)償CMOS運(yùn)算放大部分

2.3 Spectre仿真結(jié)果及分析

圖6為使用Cadence的仿真軟件Spectre在臺(tái)積電(TSMC)0.18 μm工藝下如圖3所示的一種基于Banba結(jié)構(gòu)的Bandgap的輸出參考電壓與溫度的關(guān)系圖。可以看出結(jié)果為:在－50～100℃內(nèi)，相差最大的參考電壓的對(duì)應(yīng)兩點(diǎn)變化為96.71℃，901.176 μV，相應(yīng)溫度系數(shù)為從實(shí)用角度看，也就是說溫度在70℃的變化范圍內(nèi)，此電路均有2－11的精度。但這是在TT模式下、不考慮版圖布局、寄生電阻及電容等的情況下仿真的結(jié)果，實(shí)際情況或許會(huì)有些偏差。

圖6 圖3帶隙基準(zhǔn)源的輸出參考電壓與溫度的關(guān)系

3 結(jié)束語

基準(zhǔn)源的設(shè)計(jì)與應(yīng)用在基準(zhǔn)電壓源是模擬集成電路的基礎(chǔ)模塊，它在電路系統(tǒng)中為其他功能模塊提供高精度的電壓基準(zhǔn)，或由其轉(zhuǎn)化為高精度電流基準(zhǔn)。一個(gè)合格的基準(zhǔn)電壓源對(duì)電源電壓、工作溫度、輸出負(fù)載變化、制造工藝不敏感，可以為其他電路模塊提供精確的參考點(diǎn)，是當(dāng)代模擬集成電路極為重要的組成部分，它為串聯(lián)型穩(wěn)壓電路、A/D和D/A轉(zhuǎn)化器提供基準(zhǔn)電壓，也是大多數(shù)傳感器的穩(wěn)壓供電電源或激勵(lì)源。

［1］HIRONORI B.A CMOS bandgap reference circuit with sub－1 － V operation［J］.IEEE J.Solid － State Circuits，1999，34(5):670－673.

［2］KA N L，MOK K T.A sub－1 －V 15 －ppm/℃ CMOS bandgap voltage reference without requiring low threshold voltage device［J］.IEEE J.Solid － State Circuits，2002，37(4):526－530.

［3］畢查德·拉扎維.模擬CMOS集成電路設(shè)計(jì)［M］.陳貴燦，譯.西安:西安交通大學(xué)出版社，2003.

［4］ANDREA B.Op － amps and startup circuits for circuits for CMOS bandgap references with near 1 － V supply［J］.IEEE J.Solid － State Circuits，2002，37(10):1339 －1343.

［5］SONG B S，GRAY P R.A precision curvature－compensated CMOS bandgap reference［J］.IEEE J.Solid － State Circuits，1983，SC －18:634 －643.

［6］KA N L，MOK K T.A 2 － V 23 － A 5.3 － ppm/C curvature－ compensated CMOS bandgap voltage reference［J］.IEEE J.Solid － State Circuits，2003，38(3):498 －509.