C波段介質振蕩器的研究與設計

馬曉琳，劉 兵，馬月紅

（軍械工程學院 河北 石家莊 050003）

隨著現代無線通信事業的發展，移動通信、雷達、制導武器和電子對抗等系統對本振源提出了越來越高的要求。介質振蕩器（DRO）由于其優異的噪聲性能、頻譜純度和穩定度成為了一種應用廣泛的微波毫米波頻率源。本文突破了以往對于DRO的設計，將DR部分通過理論計算，轉化為等效電路的設計方法，嘗試了首先利用三維場仿真軟件HFSS對DR（介質塊）及其與周邊微帶線的耦合空間進行仿真計算，得到相應參數后，再將DR模型代入ADS仿真軟件中進行設計與優化，并給出了5.9 GHz介質振蕩器設計實例，其性能良好。

1 DRO振蕩器設計原理與步驟

采用源極輸出并聯反饋式電路，其有載Q值高，相位噪聲低，結構簡單，便于精確設計，并且源極輸出雖然功率較小，但只需單電源，且負載與諧振電路間存在一定解耦，適合作接收機本振[1]，如圖1所示。該電路采用源極輸出式，DR同時耦合于微帶線的兩側，并且通常采用高增益放大器，允許DR與微帶線間耦合極松，使DR具有一個較高的有載品質因數值，從而使振蕩器有較低的相位噪聲，這里DR相當于一個帶阻濾波器[2]。

反饋型振蕩器其實質是負阻型振蕩器，設計時可利用負阻原理進行分析，將振蕩器變換為一個雙端口網絡[3]，如圖2所示，如果終端端口滿足了振蕩電路的平衡條件，負載端口也就自然滿足了平衡條件；反之亦然，即：

圖1 并聯反饋式DRO電路圖Fig.1 Circuit diagram of parallel-feedback type DRO

圖2 兩端口DRO振蕩器等效電路圖Fig.2 Equivalent circuit of two-ports DRO oscillator

因此兩端口負阻振蕩電路的設計步驟如下：

1）選擇在振蕩頻率下能夠處于非穩定狀態的晶體管。

3）設計負阻網絡使其能與等效單端口負阻網絡ZIN滿足振蕩條件，選擇合適的負載網絡以獲得最大的功率輸出。

基于以上理論，使用ADS軟件設計和仿真負阻器件，以滿足起振條件，即>1，并且設計諧振器電路以滿足穩定振蕩條件，即式（1）和式（2）。最后將負阻器件和諧振電路這兩部分電路合并，用諧波平衡法對整個電路的性能在ADS中進行仿真。

2 介質諧振器（DR）的建模

介質諧振器是由一小段長度為L的圓形、矩形或環形低損耗高介電常數且高Q的、對溫度變化穩定的介質波導制成的，介質諧振器的諧振頻率主要取決于它的幾何尺寸及其周圍環境。使用時，常將它置于波導內或微帶線基片上。孤立的介質諧振器諧振頻率（單位為GHz）由式（3）給出。

式中，a為諧振器半徑（mm），H 為高度（mm）。 當 0.5<<2，30<εr<50 時，式（3）的精度約為 2%。

為了進行振蕩器的設計，需要用S參數來描述DR的特性，在諧振頻率附件，微帶線與圓柱諧振器之間的電場耦合可以等效為一個并聯RLC電路。在本設計中我們利用仿真軟件HFSS精確計算DR以及其與微帶線耦合的空間的三維場，并可以提取模型得到s2p文件[3]，此s2p文件則代表了介質反饋網絡的S參數模型，將此文件代入ADS軟件進行電路優化設計和非線性分析，這種方法代替了近似電路仿真，從而使振蕩器的設計更加準確。利用HFSS仿真軟件設計的DR仿真模型如圖3所示，其仿真結果如圖4所示。

圖3 HFSS仿真軟件設計的DR仿真模型Fig.3 Simulation model of DR by HFSS

在實際選取介質諧振器時應考慮到生產廠家具體模具的尺寸，從而選取合適的尺寸。本設計介質諧振器尺寸為：圓柱形介質塊，D=9.02 mm，H=5.00 mm，h=10.20 mm，εr=36，其中D為介質塊半徑，H為其高度，h為介質塊頂部到諧振腔的距離。一般情況，腔體的寬度為3～5倍的介質直徑、高度為2～3倍介質的高度時，可以保證DRO可靠起振[4]。對于介質諧振器的諧振頻率通常應比所要設計的頻率低50～100 MHz，在應用時，如果諧振頻率偏低則可以輕微磨介質諧振器的高度，如果諧振頻率偏高則必須由生產廠家來調整。

圖4 HFSS仿真軟件設計的DR仿真結果Fig.4 Simulation result of DR by HFSS

3 DRO仿真電路設計

3.1 靜態偏置電路

在進行設計之前，必須選擇合適的場效應管并給其提供合適的直流偏置。在ADS元件庫中找到各器件模型，利用直流仿真器確定場效應管的配置電路[5]。

3.2 負阻電路

在設計偏置電路之后，將場效應管構建為一個漏極容性反饋電路。負阻部件是通過DR同時與柵極和漏極的兩根微帶線進行耦合，對GaAs FET進行漏極電容性反饋實現的。仿真電路采用單電源設置FET的Vds和Id。在漏極加入負阻器件使FET產生負阻，可以通過晶體管的柵極的反射系數幅度來確定，使 S（1，1）的幅值大于 1，通常要大于 1.2，此時場效應管的源極輸出端接50 Ω的負載阻抗。加入反饋網絡后，晶體管滿足了不穩定條件，然后通過其不穩定區域來設計輸入輸出匹配網絡，進行最優化設計，至此負阻部件的設計完成。

3.3 完整電路

將介質諧振器與負阻部件通過OSC_PORT相連接便構成了振蕩器的完整電路，在所期望的振蕩頻率上以下兩個條件同時需要得到滿足：

1）存在剩余負阻；

2）總電抗為零。

剩余負阻是振蕩器建立振蕩器的需要，當負載獲得振蕩電路最大功率輸出時，負載實部阻抗應為負阻器件實部阻抗的三分之一。在仿真過程中，使用ADS中的S參數仿真器得到電路的輸入阻抗。在實際電路的設計過程中，還需要調整介質諧振器與振蕩場效應管的正確位置。給部件建立模型時必須注意它們的寄生參數會使得最終的振蕩器特性的寄生響應增加，例如3次諧波對最終振蕩電路的影響，然而通過精細設計這些網絡與部件的參數，最終振蕩電路的性能不會受到很大的影響[6]。

利用ADS軟件的諧波平衡分析方法，可以得到以下的仿真結果：在5.9 GHz的頻率上，其輸出功率超過9 dBm，相位噪聲為-125 dBc/Hz＠10 kHz，-145 dBc/Hz＠100 kHz。

4 設計實例

在本設計中，基板板材介電常數9.6，FET選擇采用三菱公司的場效應管MGF1801進行設計，通過偏置使其工作在Vds=6 V，Id=100 mA的工作點上。不加介質塊時，應不產生振蕩或者振蕩頻率遠離所需振蕩頻率；加上介質塊后，蓋上諧振腔蓋板后，調節螺桿，如果螺桿向下旋進時頻率增加，則說明介質塊的諧振頻率牽引住了電路的自激頻率，此時可以調整到所需振蕩頻率，如果螺桿向下旋進時頻率減小或時增時減，則說明介質塊的諧振頻率沒有牽引住電路的自激頻率，應調整介質塊的位置；當調至所需頻率后，再看頻率是否穩定，此時振蕩頻率應在所需頻率處有小范圍地上下浮動。通過調試可以得到以下的測試結果：圖5所示為并聯反饋型結構DRO的實物圖，圖6所示為DRO的輸出功率測試結果和100 kHz時的相位噪聲測試結果。在5.9 GHz的頻率上，其輸出功率超過10 dBm，相位噪聲為-100 dBc/Hz＠10 kHz，-124 dBc/Hz＠100 kHz，頻率穩定度為 8.4×10-6。

圖5 并聯反饋型結構DRO實物圖Fig.5 Material DRO of parallel-feedback type

圖6 輸出功率、100 kHz時相位噪聲Fig.6 Output power and phase noise at 100 kHz

5 結束語

在負阻原理的基礎上，利用HFSS和ADS軟件設計實現了一款頻率為5.9 GHz的介質振蕩器，其性能良好，實驗結果達到了設計要求。與傳統的等效電路設計方法相比，該方法更為快捷、簡單，該形式的振蕩器簡單、便于調試，對于雷達接收機本振的設計具有重要的參考價值。

[1]王新，李民權，吳先良.低相噪介質穩頻振蕩器的設計[J].安徽大學學報：自然科學版，2005，29（1）：61-65.WANG Xin，LI Min-quan，WU Xian-liang.The design of low phase noise dielectric resonator oscillator[J].Journal of Anhui University Natural Science Edition，2005，29（1）：61-65.

[2]費元春，陳世偉，孫燕玲.微波固態頻率源——理論設計應用[M].4版.北京：國防工業出版社，1994.

[3]劉偉，唐宗熙，張彪.一種通用的并聯反饋式微波介質振蕩器設計方法[J].電訊技術，2008，48（10）：92-95.LIU Wei，TANG Zong-xi，ZHANG Biao.A general design methods for parallel feedback microwave dros[J].Telecommunication Engineering，2008，48（10）：92-95.

[4]劉建棟，劉紅兵，高燕宇，等.Ku波段小型化功率介質振蕩器的研制[J].半導體技術，2009，34（8）：817-820.LIU Jian-dong，LIU Hong-bing，GAO Yan-yu，et al.R&D on Ku band minature power dielectric resonator oscillator[J].Semiconductor Technology，2009，34（8）：817-820.

[5]陳永泰，張穎皓.高穩定鎖相介質振蕩器微波源的設計[J].武漢大學學報：理學版，2003，49（1）：87-90.CHEN Yong-tai，ZHANG Ying-hao.The design of highly stable phase locked microwave dielectric resonator oscillator[J].Journal of Wuhan University Natural Science Edition，2003，49（1）：87-90.

[6]吳禮群，夏牟，鄭毅.C波段微波低相位噪聲介質振蕩源[J].固體電子學研究與進展，2006，26（1）：60-63.WU Li-qun，XIA Mu，ZHENG Yi.C band microwave low phase noise DRO[J].Research&Progress of SSE，2006，26（1）：60-63.