基于DRFM的卷積干擾技術(shù)研究

蔣平虎，蘇萍貞，黎明也，翁永祥

（中國電子科技集團(tuán)公司51所，上海 201802）

0 引 言

脈沖線性調(diào)頻信號是現(xiàn)代雷達(dá)常采用的一種信號體制，雷達(dá)接收的寬脈沖回波信號經(jīng)壓縮處理后形成窄脈沖，獲得較高的處理增益，較好地解決了雷達(dá)脈沖峰值功率受限與距離分辨率之間的矛盾［1］。

隨著數(shù)字技術(shù)和大規(guī)模集成電路的飛速發(fā)展，脈沖壓縮比越來越高、控制方式更加靈活。大時寬脈壓技術(shù)的采用，給基于數(shù)字射頻存儲器（DRFM）的相干干擾形成假目標(biāo)的密集度帶來了巨大的壓力，因此需要研究新的干擾樣式來實現(xiàn)對線性調(diào)頻體制雷達(dá)的干擾。

本文基于DRFM提出了一種新的干擾樣式產(chǎn)生技術(shù)，分析了卷積算法在干擾樣式產(chǎn)生技術(shù)中的運用，并分別從原理和工程上對該技術(shù)進(jìn)行了分析與設(shè)計，通過半實物仿真驗證該技術(shù)的有效性。

1 卷積干擾原理

設(shè)雷達(dá)調(diào)頻信號為：

式中：f0為信號載頻；k＝B／T為調(diào)頻率，B為信號帶寬，T為脈沖寬度。

干擾機(jī)接收到雷達(dá)照射信號S（t）與調(diào)制信號f（t）（本系統(tǒng)設(shè)計時調(diào)制信號采用δ（t－ti））卷積后轉(zhuǎn)發(fā)出去。那么干擾信號J（t）為：

該式的物理意義為：信號經(jīng)過延時系統(tǒng)延時量為ti的信號。若要進(jìn)行多次延時，可以卷積以下函數(shù)：

那么匹配濾波器的干擾輸入信號為：

設(shè)S（t），f（t）的頻譜分別為S（f），F(xiàn)（f），則：

經(jīng)匹配濾波后輸出的頻譜為：

對應(yīng)時域輸出為：

上式表明干擾信號取決于參與卷積信號f（t），即任一函數(shù)與線性調(diào)頻信號卷積，其脈沖壓縮輸出信號為該函數(shù)與點擴(kuò)展函數(shù)的卷積，且獲得了脈沖壓縮處理增益。這就是卷積干擾可以降低干擾功率的理論依據(jù)［3］。

2 系統(tǒng)設(shè)計與實現(xiàn)

在具體討論卷積延時技術(shù)實現(xiàn)之前，先簡單介紹一下DRFM（8 bit）的工作原理，DRFM將雷達(dá)射頻信號變頻后的中頻信號直接存儲，保留了原始信號的幅、相信息，使存儲信號與原始信號有相干性，具有相參捕獲及高精度復(fù)制威脅信號的能力，能夠?qū)γ}沖壓縮、脈沖多普勒和相位編碼等雷達(dá)信號提供有效的相參信號。

中頻信號經(jīng)模數(shù)轉(zhuǎn)換（ADC）采樣變成低壓差分信號（LVDS）電平的高速數(shù)據(jù)，經(jīng)數(shù)據(jù)處理后，形成并行的64位數(shù)據(jù)流，在主控電路的控制下，準(zhǔn)確地存入靜態(tài)隨機(jī)存儲器（SRAM）中。當(dāng)需要讀出時，SRAM中的64位并行數(shù)據(jù)經(jīng)升速轉(zhuǎn)換成8位的串行數(shù)據(jù)流，通過數(shù)模轉(zhuǎn)換（DAC）實現(xiàn)中頻存儲信號的復(fù)制。

圖1為DRFM板卡的組成框圖。

圖1 DRFM板卡組成框圖

在數(shù)字儲頻技術(shù)的基礎(chǔ)上，對從存儲模塊中讀出的數(shù)據(jù)進(jìn)行卷積延時處理，即采用寄存器流水線方式，對并行數(shù)據(jù)進(jìn)行固定延時τ后，再并行做加法運算，具體框架如圖2所示。

圖2 卷積疊加算法組成框圖

由于采用寄存器流水線方式對數(shù)據(jù)進(jìn)行運算處理，因此數(shù)據(jù)流無縫連接達(dá)到實時要求。

采用對雷達(dá)信號卷積延時的方式可以最大限度地保證雷達(dá)脈沖信號的完整性，同時假目標(biāo)的個數(shù)取決于延時間隔，這種設(shè)計方式可在雷達(dá)重復(fù)周期內(nèi)產(chǎn)生n（n＝雷達(dá)重周／延時間隔）個信號，雷達(dá)通過相關(guān)接收后出現(xiàn)n個點跡。

本系統(tǒng)中延時間隔為8μs，對于某典型雷達(dá)，重復(fù)周期最小為2 ms，脈寬最大為100μs，這樣雷達(dá)上出現(xiàn)的點跡將增加到250個，可達(dá)到密集覆蓋要求和掩護(hù)真實目標(biāo)的效果。

為了測試卷積延時算法的實際效果，建立實驗測試平臺，其分為2種架構(gòu)，一是直接在單板（DRFM）上進(jìn)行測試驗證；二是對接收到的雷達(dá)信號利用該算法檢測其干擾效果。

圖3 系統(tǒng)測試組成框圖

通過分析，進(jìn)行相應(yīng)的半實物仿真試驗，即模擬實際雷達(dá)接收到干擾信號后的處理結(jié)果。仿真時的參數(shù)設(shè)置盡量與實際器件水平相匹配。仿真雷達(dá)參數(shù)：脈寬為32μs，帶寬為2 MHz（130～132 MHz）；干擾控制節(jié)拍為延時間隔（8μs）。

圖4～圖7為模擬雷達(dá)收到干擾波形后相關(guān)處理的仿真結(jié)果。

圖4 信號卷積延時1次

圖5 信號卷積延時2次

通過上述圖形可以發(fā)現(xiàn)經(jīng)過卷積延時后的干擾信號數(shù)量可隨設(shè)計的目標(biāo)增加，目標(biāo)間的間距為所設(shè)計的延時量程，因此可產(chǎn)生密集的假目標(biāo)群。

3 結(jié)束語

本文對基于DRFM的卷積干擾樣式對大時寬線性調(diào)頻雷達(dá)有效干擾的信號產(chǎn)生進(jìn)行了理論的分析，并在工程上實現(xiàn)該干擾樣式產(chǎn)生的硬件方案，同時利用半實物仿真驗證了理論分析的正確性。通過這一技術(shù)可實現(xiàn)對大時寬線性調(diào)頻雷達(dá)實現(xiàn)高密集度的假目標(biāo)干擾。

圖6 信號卷積延時4次

圖7 信號卷積延時8次

［1］Skolnik Merrill A（美）.雷達(dá)手冊［M］.王軍，林強(qiáng)，米慈中，等譯.北京：電子工業(yè)出版社，2003.

［2］保針，邢孟道，王彤.雷達(dá)成像技術(shù)［M］.北京：電子工業(yè)出版社，2005.

［3］張煜，楊紹全.對線性調(diào)頻雷達(dá)的卷積干擾技術(shù)［J］.電子與信息學(xué)報，2007，29（6）：1408－1411.