一種高精度低溫漂帶隙基準源設計

李帥人，周曉明，吳家國

(1.華南理工大學電子與信息學院，廣東廣州 510640;2.華南理工大學理學院，廣東廣州 510640)

在模擬電路基本模塊中，基準源是必不可少的基本模塊。廣泛應用于模數轉換器(ADC)、數模轉換器(DAC)、低壓差線性穩壓器(LDO)、電壓調節器、高精度比較器、電壓檢測器等模擬和數模混合集成電路中，其性能好壞直接影響著系統的性能穩定。

在集成電路中，有3種常用的基準源:掩埋齊納基準源、XFET基準源和帶隙基準源［1］。掩埋齊納基準源［2］和 XFET基準源［3］的輸出溫度穩定性良好，但制造流程都不能兼容標準CMOS工藝。而帶隙基準源電路具有低溫度系數、高電源抑制比、以及能與標準CMOS工藝相兼容等優點被廣泛的研究與應用，它為系統提供一個與電源電壓、工藝參數和溫度其無關的直流電壓或電流。

1 帶隙基準原理

帶隙基準的基本原理就是將兩個具有相反溫度系數的電壓以一個合適的權重相加，最終獲得具有零溫度系數的基準電壓［4］。假如V1和溫度變化方向相同，也就是說具有正溫度系數;V2和溫度的變化方向相反，具有負溫度系數。以合適的權重將這兩個電壓相加，選取適當的a和b系數使其滿足

這樣就得到具有零溫度系數的基準電壓

雙極型晶體管具有以下兩個特性:

(1)雙極型晶體管的基－射極電壓VBE具有與絕對溫度成反比的特性。

(2)在不同集電極電流的情況下，兩個雙極型晶體管的基－射極電壓差值ΔVBE與絕對溫度成正比。

將得到的正負溫度系數的電壓VBE和ΔVBE分別乘以一個合適的系數a和b，然后相加減

這樣就可以得到一個與溫度無關的零溫度系數電壓。

2 電路設計

2.1 帶隙核心電路設計

圖1中，R2a=R2b=R2，而且是相同類型的電阻。高增益的運算放大器使電路工作在深度負反饋狀態，假設VX=VY，那么流過電阻R2a和R2b的是與溫度成反比的電流，而流過電阻R1的是與溫度成正比的電流，這兩個電流求和后，通過電流鏡取出，最后在電阻R3上產生壓降，即為基準輸出電壓。

圖1 帶隙基準電路

假設Q0和Q1的發射結面積之比為N，那么流過電阻R1的電流為

流過電阻R2a和的電流為

選取具有相同寬長比的M1、M2和M3，所以通過電阻R3的電流為I3=I1+I2，最后可得基準輸出電壓

由式(6)可知，可以通過改變R3/R2的比值來調整輸出電壓。

但由于共源極的電流鏡對電源的抑制能力叫差，所以考慮采用共源共柵電流鏡，其電路結構如圖2所示。

圖2 共源共柵電流鏡的帶隙基準電路

2.2 運算放大器設計

運放的性能指標對帶隙基準性能具有重要的作用，在帶隙基準中，運放的兩個輸入端所接電位是連接在三極管的基－射極電壓，其變化較小，所以對運放的共模輸入范圍較小。帶隙基準要求運放有較高的增益，一般的單級運放達不到高增益要求，而共源共柵結構的運放不適用于低壓系統，所以選擇基本兩級運放結構。由于三極管的基射極電壓VEB在0.8 V以下，所以選擇PMOS差分輸入結構。如圖3所示，這個兩級運放的增益為

2.3 啟動電路設計

在電路中，會有一個以上的穩定工作點，一個是正常工作點，一個是零工作點。在零工作點，晶體管截止，電流為零。啟動電路是為防止電路上電后出現沒有電流的穩定狀態而設計的［5］。啟動電路設計應包含以下3點:(1)能快速產生偏置電流，使電路穩定在正常工作點。(2)在主體電路進入穩定工作狀態后，啟動電路能自動關閉。(3)啟動電路不能影響帶隙基準的性能。

圖4為設計中的啟動電路，A點接運放的輸入點;C點接運放的輸出點。其工作原理如下:假設在上電以后，整個電路不工作，此時，M1管的柵極A點為低電平，從而M1開啟，將M3的柵極上拉為高電平，M3導通，將C點電位拉為低電平，從而整個電路開始正常工作，同時啟動電路關閉。

2.4 高階溫度補償

圖2中的帶隙基準電路僅對VBE溫度系數的線性部分進行了補償，由仿真結果看出，一階補償的帶隙基準溫度系數約為20×10－6/℃，要想獲得更低的溫度系數，就需要對此電路進行高階補償。

圖5中，利用VBE線性化法［6］對電路進行高階補償。

圖5 VBE線性化二階溫度補償電路圖

在圖5中，加入了兩個電阻R4，流過電阻R4的電流與非線性電壓VNL成正比，可以通過抵消流過PMOS電流鏡總電流I1+I2中的非線性成分，得到與溫度二次不相關的電流，從而得到與溫度二次不相關的電壓。

3 仿真結果

對帶隙基準進行直流仿真，基準輸出電壓隨電源電壓變化的特性曲線如圖6所示。圖6所示，電路在電源電壓高于1.5 V時正常工作，輸出穩定約在0.6 V。電源電壓從1.5～3.3 V的變化范圍內，基準輸出電壓的變化為0.42 mV，相對變化率為0.23 mV/V，說明電路在較寬的電源電壓范圍內保持穩定的輸出。

圖6 輸出電壓穩定性曲線

圖1中低頻時的電源電壓抑制比為－58.79 dB，其特性曲線如圖7所示。

圖7 PSRR特性曲線

采用共源共柵電流鏡后，低頻處－72 dB，仿真結果如圖8所示，采用共源共柵電流鏡能取得較好的電源抑制能力。這是由于共源共柵電流鏡能鏡像更加精準的電流。

圖8 共源共柵電流鏡的PSRR特性曲線

在－40～125℃的溫度范圍內進行直流掃描，測得一階溫度補償帶隙基準輸出電壓的溫度系數為26×10－6/℃，溫度特性曲線如圖9所示。

圖9 一階補償帶隙基準溫度特性曲線

二階補償后溫度特性曲線如圖10所示，在－40～125℃溫度范圍內溫度系數達到10×10－6，通過二階補償，溫度系數得到較大的提高。但這種電路結構電阻比值的改動，對整個電路的影響較大，對電阻比值的精確度要求較高，在版圖設計時需要添加大量的電阻陣列，以便進行微調。

圖10 VBE線性化補償溫度特性曲線

4 結束語

在討論了帶隙基準電壓源的基本原理后，設計了一種高精度低溫漂的帶隙基準電壓源。整個電路基于TSMC40 nm CMOS工藝模型進行了溫度特性、電源特性的仿真。結果表明，經過二階補償后的帶隙基準輸出電壓在溫度為 －40～125℃的范圍內具有10×10－6/℃的溫度系數，在電源電壓為1.5～3.3 V變化時，基準輸出電壓變化僅為隨電源電壓變化僅為0.42 mV，變化率為0.23 mV/V，采用共源共柵電流鏡后，帶隙基準在低頻下的電源電壓抑制比為72 dB。

［1］ 幸新鵬，李冬梅，王志華.CMOS帶隙基準源研究現狀［J］.微電子學，2008，38(1):57 －63.

［2］ 張宏杰.一種應用在65納米CMOS系統及芯片中的低壓低功耗、高精度帶隙基準源［D］.蘇州:蘇州大學，2008.

［3］ 瞿美霞.CMOS帶隙基準源的研究與實現［D］.合肥:合肥工業大學，2007.

［4］ 畢查德·拉扎維.模擬CMOS集成電路設計［M］.陳貴燦，程軍，張瑞智，譯.西安:西安交通大學出版社，2003.

［5］ ANDREA B.Op － amp and startup circuits for CMOS bandgap reference with near 1V supply［J］.IEEE Journal of Solid － State Circuits，2002，37(10):1339 －1343.

［6］ LIU Song，JACOB B R.Process and temperature performance of a CMOS beta－ multiplier voltage reference［C］.Notre Dame，Indiana:1998 Midwest Symposium on Circuits and Systems，1998.