高速AD7654轉(zhuǎn)換器及其在存儲測試系統(tǒng)中的應(yīng)用

摘要：為了研制應(yīng)用于跌落試驗(yàn)等環(huán)境試驗(yàn)的存儲測試系統(tǒng)，利用高速A/D轉(zhuǎn)換芯片AD7654結(jié)合SoC片上系統(tǒng)C8051F340邏輯時序控制的方法來實(shí)現(xiàn)200 KSPS采樣速率的系統(tǒng)指標(biāo)要求。AD7654是AD公司推出的一款低功耗、四通道、電荷再分布式、16位500 KSPS高速A/D轉(zhuǎn)換器。在此介紹了AD7654的主要特點(diǎn)、工作原理和邏輯時序，并為了實(shí)現(xiàn)并行存儲測試的實(shí)際需要，設(shè)計了AD7654與SoC片上系統(tǒng)以及非易失性存儲器的接口電路，并給出相應(yīng)了相應(yīng)的A/D中斷服務(wù)程序。該提供的方法對類似的項目有一定參考價值。

關(guān)鍵詞：AD7654; 高速A/D轉(zhuǎn)換器; 存儲測試系統(tǒng)； SoC

中圖分類號：TN79234文獻(xiàn)標(biāo)識碼：A文章編號：1004373X(2012)04015603

Highspeed AD7654 converter and its application in storage testing system

ZHANG Yi

(Institute of Systems Engineering， CAEP， Miayang 621900， China)

Abstract： To develop the storage testing system applied to the drop test， the highspeed AD conversion chip AD7654 is used to satisfy the system demand of 200 KSPS sampling rate， which controlled by SOC (system on chip) C8051F340. AD7654 is a low power， 4channel， charge redistribution SAR， 16bit， 500 KSPS highspeed ADC produced by the Analog Device Company. The main features， operation principle， temporal logic of the AD7654 are introduced. The interface circuits of AD7654 connecting with system on chip and nonvolatile memory devices are designed. The AD interrupt service programs are produced. This method has some reference merit to similar subjects.

Keywords： AD7654; highspeed ADC; storage testing system; SoC

收稿日期：20110926

基金項目：中物院創(chuàng)新發(fā)展基金（10CXJ10）0引言

存儲測試技術(shù)在跌落、侵徹等環(huán)境試驗(yàn)中有重要意義，它克服了電纜引線測試方法的主要缺點(diǎn)，并具有抗干擾性強(qiáng)、操作安裝簡便等優(yōu)點(diǎn)。為實(shí)現(xiàn)雙通道同步采樣，且采樣頻率可達(dá)200 KSPS、存儲時間10 s的存儲測試系統(tǒng)，在此選擇了ADC7654高速轉(zhuǎn)換芯片，并設(shè)計了基于16位高速轉(zhuǎn)換器AD7654和C8051F340的并行數(shù)據(jù)轉(zhuǎn)換存儲電路。

1AD7654 的性能特點(diǎn)和管腳說明

AD7654是16位分辨率、采樣速率可達(dá)500 kS/S的高速A/D轉(zhuǎn)換器［1］，其封裝方式有48腳LQFP和LFCSP兩種，有關(guān)引腳說明見表1。它的主要特點(diǎn)是:16位分辨率無漏失碼；0～5 V模擬輸入范圍；3/5 V串/并行接口；4通道，具有2個允許同步采樣的低噪音、高帶寬跟蹤/保持放大；低功耗，10 KSPS時2.6 mW，典型值僅為120 mW；SPI/QSPI/Microwire/DSP兼容；具有內(nèi)部轉(zhuǎn)換時鐘、錯誤校準(zhǔn)電路，給予用戶靈活的選擇［25］。

2AD7654與C8051F340的接口電路設(shè)計

為實(shí)現(xiàn)雙通道同步采樣，選擇48 MIPS的高速SoC片上系統(tǒng)C8051F340進(jìn)行邏輯時序控制，外部存儲器選擇非易失性高速并行FRAM存儲器M28W640，其結(jié)構(gòu)為4 Mb×16 b。接口電路見圖1。

圖1中，C8051F340的P0口分配給A/D轉(zhuǎn)換器及其設(shè)備的控制端。其中P0.0連接CNVST，P0.1連接A/D轉(zhuǎn)換器A/B端，P0.2連接A/D轉(zhuǎn)換器的Busy端，用做外部中斷源。P1.0~P1.7連接8位數(shù)據(jù)端口，P2.0~P4.5共22根地址線，用來給4 MWord的外存儲器尋址［68］。

轉(zhuǎn)換電路設(shè)計時，選擇INA1/INB1同步采樣，并口低字節(jié)輸出在D［7:0］位、高字節(jié)輸出在D［15:8］位，工作于非脈沖模式，相應(yīng)的A0，BYTESWAP，SER/PAR、IMPULSE端口置“0”，數(shù)字輸出D0(D15連接到外部存儲器M28W640的數(shù)據(jù)輸入端口DQ1~DQ15。

圖1AD接口電路表1AD7654管腳性能

名稱功能A0多路開關(guān)選擇。A0=0，INA1/INB1同時采樣；A0=1，INA2/INB2同時采樣。A/B數(shù)據(jù)通道選擇。并行模式下，A/B=0，從通道B讀數(shù)，A/B=1，從通道A讀數(shù)；串行模式下，A/B=1，先從通道A讀數(shù)，通道B隨A后。A/B=0，反之。BYTESWAP并行模式選擇（8位或16位）。當(dāng)BYTESWAP=0，低字節(jié)輸出在D［7:0］位，高字節(jié)輸出在D［15:8］位；當(dāng)BYTESWAP=1，反之。IMPULSE模式選擇。IMPULSE=1，此模式下電源損耗正比與采樣速率。SER/PAR串/并口選擇輸入。SER/PAR=0，選擇并口；SER/PAR=1，選擇串口。BUSY忙輸出。當(dāng)轉(zhuǎn)換開始時置高，且保持至兩個轉(zhuǎn)換結(jié)束，數(shù)據(jù)鎖存進(jìn)移位寄存器。其下降沿可被用做數(shù)據(jù)準(zhǔn)備時鐘信號。EOC轉(zhuǎn)換結(jié)束標(biāo)志，每通道轉(zhuǎn)換結(jié)束后置“0”。RD讀數(shù)。當(dāng)CS=0，RD=0時，串行或并行輸出總線使能。RESET復(fù)位置“1”，任何時候可強(qiáng)制轉(zhuǎn)換停止，此腳不用時應(yīng)該接數(shù)字地。PD降電輸入。將PD置“1”，電源功耗降低，且當(dāng)前轉(zhuǎn)換結(jié)束后轉(zhuǎn)換被阻止。CNVST開始轉(zhuǎn)換標(biāo)志。下降沿將內(nèi)部采樣保持電路置保持態(tài)且初始一個轉(zhuǎn)換。在脈沖模式下，IMPULSE =1，若CNVST保持“0”，當(dāng)一個采樣周期結(jié)束，內(nèi)部采樣保持置保持狀態(tài)，且立即開始一次轉(zhuǎn)換。CS片選

3A/D工作時序分析

下面分析轉(zhuǎn)換過程的時序，見圖2。

CNVST控制著轉(zhuǎn)換過程，獨(dú)立于RD和CS信號。由它啟動轉(zhuǎn)換，一旦啟動在轉(zhuǎn)換結(jié)束前，即使在掉電轉(zhuǎn)換都不會重新開始或終止，直到一次轉(zhuǎn)換結(jié)束。由圖可見，在轉(zhuǎn)換進(jìn)行過程中，一旦轉(zhuǎn)換開始Busy變?yōu)楦唠娖剑珽OC也變?yōu)楦唠娖剑珽OC在每一個通道轉(zhuǎn)換結(jié)束變?yōu)榈碗娖剑鳥usy線在兩個通道轉(zhuǎn)換全部結(jié)束后才變?yōu)榈碗娖健?/p>

芯片的A/B輸入控制著將通道A（INA）或?qū)⑼ǖ繠（INB）的轉(zhuǎn)換結(jié)果傳輸?shù)綌?shù)據(jù)總線上，其時序見圖3。當(dāng)A/B置“1”，數(shù)據(jù)總線上是通道A的數(shù)據(jù)，反之是通道B的數(shù)據(jù)。當(dāng)轉(zhuǎn)換結(jié)束（EOC=0），通道A可以立即被讀出，而通道B仍然處于轉(zhuǎn)換周期內(nèi)。然而在任何一種串行讀模式下，通道A的數(shù)據(jù)僅僅在通道B轉(zhuǎn)換完畢后才能被更新。

圖2基本轉(zhuǎn)換時序結(jié)合以上分析，AD7654工作在并行從模式下，AD7654上所有電源和地之間都要連接去耦電容器。A/D轉(zhuǎn)換時鐘通過C8051F340的可編程計數(shù)器PCA0輸出控制，在CNVST端口產(chǎn)生一個寬度大于5 ns負(fù)脈沖的周期頻率信號，其頻率由上位機(jī)在采樣參數(shù)設(shè)置里設(shè)置好，該脈沖下降沿就可啟動ADC開始轉(zhuǎn)換，轉(zhuǎn)換時間約為2 μs。當(dāng)轉(zhuǎn)換結(jié)束時，Busy引腳上的信號就會變?yōu)榈碗娖剑瑥亩嬷⑻幚砥骺梢蚤_始啟動A/D轉(zhuǎn)換中斷程序，讀取轉(zhuǎn)換數(shù)據(jù)。轉(zhuǎn)換啟動后每完成一個通道轉(zhuǎn)換，EOC由高電平轉(zhuǎn)變成低電平，通過控制A/B端口分別將通道1和通道2的轉(zhuǎn)換結(jié)果輸出并存入外存。AD7654的片選信號CS和輸出信號RD由控制板卡產(chǎn)生的下降沿觸發(fā)信號控制。系統(tǒng)上電后兩通道立即開始同步采樣轉(zhuǎn)換，并采用循環(huán)存儲、轉(zhuǎn)換即存的方式，即啟動A/D轉(zhuǎn)換中斷服務(wù)程序，將轉(zhuǎn)換結(jié)果直接寫入外部非易失性存儲器中，當(dāng)外部觸發(fā)源產(chǎn)生一下降沿觸發(fā)信號時，并行輸出總線使能，存儲有效信號。

圖3 A/B通道讀 4AD轉(zhuǎn)換中斷服務(wù)程序

由于AD7654啟動1次轉(zhuǎn)換，同時采樣2個通道的16 b數(shù)據(jù)，并通過A/B控制將2通道轉(zhuǎn)換結(jié)果分別送到數(shù)據(jù)總線上，偶數(shù)地址存通道1數(shù)據(jù)，奇數(shù)地址存通道2地址。數(shù)據(jù)存儲上，尋址需要22根地址線，分別占用了C8051F340的P2，P3，P4（后6位）I/O接口，外存儲器通過片選E來控制寫操作，接P4.7口，輸出G接P4.6口，并通過與非門接W。將W持續(xù)置低電平，當(dāng)E的下降沿時將數(shù)據(jù)寫入存儲器中。根據(jù)接口電路和時序，編輯A/D轉(zhuǎn)換中斷服務(wù)程序，每當(dāng)Busy由高電平跳變到低電平時啟動中斷程序，將雙通道轉(zhuǎn)換結(jié)果分別寫入外部存儲器，以下部分是轉(zhuǎn)換中斷服務(wù)程序［910］。

5結(jié)語

本文針對實(shí)際需求，設(shè)計了雙通道同步采集存儲測試系統(tǒng)以高速轉(zhuǎn)換芯片AD7654為重點(diǎn)，介紹了接口電路和中斷轉(zhuǎn)換程序。該設(shè)計由SoC片上系統(tǒng)單獨(dú)控制采樣存儲時序，板卡可獨(dú)立工作，便于單卡調(diào)試及多卡級聯(lián)，向多通道存儲測試方向進(jìn)行拓展，對這類技術(shù)有一定的參考價值，并為了增加存儲測試技術(shù)的應(yīng)用范圍及工程適用性打下了良好基礎(chǔ)。

參考文獻(xiàn)

［1］曹玉珍，陳敏.高速A/D轉(zhuǎn)換器AD7654與單片機(jī)接口電路設(shè)計［J］.國外電子元器件，2006(10):4547.

［2］苗書立，楊建宇.12b雙通道高速A/D轉(zhuǎn)換器AD9238的原理及應(yīng)用［J］.現(xiàn)代電子技術(shù)，2004，27(13):3638.

［3］戴維德.18位逐次逼近型A/D變換器AD7641［J］.電子世界，2005(3):4446.

［4］朱維均，周有慶，王優(yōu)優(yōu)，AD7656及其在電力系統(tǒng)測控中的應(yīng)用\\[J\\].電子材料，2007(2):6568.

［5］謝利旭，楊永友，董浩斌.自動切換轉(zhuǎn)換通道的A/D轉(zhuǎn)換器AD7938及其應(yīng)用［J］.現(xiàn)代電子技術(shù)，2005，28(18):118120.

［6］鐘偉雄.基于8051單片機(jī)的溫度采集系統(tǒng)［J］.科技創(chuàng)新導(dǎo)報，2008(31):5658.

［7］朱磊.基于C8051F340的低成本數(shù)據(jù)采集器的設(shè)計［J］.電子設(shè)計工程，2008(4):4346.

［8］尹杰君，姚旺生.基于C8051F340數(shù)據(jù)采集系統(tǒng)設(shè)計［J］.計算機(jī)與數(shù)字工程，2010(10):7578.

［9］谷宗冉，孟立凡，王華斌.基于ADuC841的數(shù)據(jù)采集及無線收發(fā)系統(tǒng)［J］.電子設(shè)計工程， 2009(11):113114.

［10］蔡建新，盧愛明.高精度數(shù)據(jù)采集的智能化微機(jī)接口設(shè)計［J］.電子技術(shù)，2000(2):5053.