基于最小電流選擇的運算放大器設計

摘要：設計了一種工作電壓為3 V恒跨導滿幅CMOS運算放大器，針對軌對軌輸入級中存在的跨導不恒定和簡單AB類輸出級性能偏差這2個問題，提出了利用最小電流選擇電路來穩定輸入級的總跨導；浮動電流源控制的無截止前饋AB類輸出級實現了運放的滿幅輸出，同時減小了交越失真。該電路通過HSpice進行仿真驗證，在0~3 V輸入共模范圍內，輸入級跨導的變化小于3.3%，開環增益為93 dB，單位增益帶寬為8 MHz，相位裕量為66°。

關鍵詞：最小電流選擇； 恒跨導； 滿幅； 運算放大器

中圖分類號：TN43234文獻標識碼：A文章編號：1004373X(2012)04015204

Design of CMOS railtorail operational amplifier based on minimum current selection

WANG Lei， CUI Zhijun

(Ankang University， Ankang 725000， China)

Abstract： A 3V railtorail CMOS operational amplifier with constant transconductance is proposed in this paper. Minimum current selection are used to solve the nonconstant transconductance problem existing in the railtorail input stage. The nocutoff feedforward classAB output stage controlled by floating current source reduces the crossover distortion and achieves railtorail output range. The simulation verification of circuit was performed with Hspice. The results show that， at the commonmode voltage range of 0～3 V， the maximum variation of the transconductance of the input stage is less than 3.3%， and the open loop DC gain， unitygain bandwidth and phase margin are 93 dB， 8 MHz and 66° respectively.

Keywords： minimum current selection; constant transconductance; railtorail; operationlal amplifier

收稿日期：20110926

基金項目： 陜西省教育廳科學研究計劃資助項目（07JK176）； 安康學院重點學科支持項目（AYZD201001）； 安康學院高層次人才科研專項項目（AYQDZR200919）0引言

隨著集成電路的快速發展，CMOS工藝的低電壓低功耗模擬電路受到越來越多的關注。運放作為模擬電路最基本的模塊，它的性能至關重要。然而低電壓導致運放輸入共模范圍的降低［1］，傳統的PMOS或NMOS差分對輸入不能滿足大的輸入共模范圍的要求，因此軌對軌運放應運而生。

通常，軌對軌運放采用2級結構，運放的輸出級通?？刹捎肁類或AB類輸出級電路來實現，運放整體性能的關鍵則在于輸入級的設計。輸入級一般采用PMOS和NMOS并聯的互補差分結構。但這種結構帶來幾個問題：輸入級跨導在整個共模輸入范圍內變化可達到2倍，引起環路增益以及單位增益帶寬變大，給頻率補償帶來困難，嚴重時可能會導致系統不穩定。傳統的AB類輸出級頻率特性和動態特性較差，增益帶寬積無法做得很高，因此穩定跨導在輸入共模范圍內恒定和提高輸出級電路的增益帶寬積和動態特性是軌對軌滿幅運放設計的重點?；谏厦?個目的，本文提出了一種輸入級由最小電流選擇技術來穩定跨導、輸出級采用浮動電流源控制的前饋AB類CMOS運算放大器。

1輸入級的設計

1.1軌對軌運放輸入級電路分析

通常運放輸入級采用差分輸入模式。在CMOS工藝中，差分放大器可通過PMOS或NMOS差分對來實現。但是，通常的差分對不能夠滿足軌對軌共模輸入的要求，因此，實際中常采用的方法是使用NMOS和PMOS互補差分對。簡單的軌對軌輸入級結構如圖1所示。

電路工作范圍可分為3個區域：

（1） 當VCM接近VSS時，NMOS 差分對截止，PMOS差分對處于工作狀態，gm=gmP；

（2） 當VCM接近VDD時，PMOS差分對截止，NMOS差分對處于工作狀態，gm=gmN；

（3） 當VCM處于中間值時， 兩差分對均同時工作，gm=gmP+gmN。

圖1PMOS/NMOS差分對共模輸入范圍但此結構存在一個重要問題，即在整個共模輸入范圍內，輸入電路的總跨導不恒定，變化達到2倍，如圖2所示。跨導的變化會引起信號的失真并給環路的增益以及運放的頻率補償帶來很大的影響。因此要求輸入級的跨導在整個共模輸入范圍內保持恒定。

圖2互補差分對跨導與輸入共模電壓關系目前跨導恒定的方法有4種：

（1） 利用3倍電流鏡偏置回路保持尾電流平方根之和恒定來獲取恒定的跨導［24］；這種方法缺點是過分依賴于理想的平方律模型，在MOS管工作在強反型層和弱反型層時不能通用。

（2） 利用齊納二極管使得P、N差分輸入對的柵源電壓之和為常數［56］；這種技術的缺陷是二極管連接的MOS性能是其兩端電壓的函數，因此gm共模輸入范圍內仍然有一些變化。

（3） 使用電平移位［78］使PMOS跨導曲線左移或NMOS跨導曲線右移；這種方法最大的缺陷是需要調整，因為其性能隨工藝、溫度變化、最佳的直流電平的改變而改變。

（4） 最大/最小電流選擇法［911］在電路工作時只選擇其中一對電流較大的差分對作為輸出。雖電路的設計比較復雜，但它的輸出電流連續，不依賴于平方律模型，跨導穩定性好，MOS管可工作于所有區域。本文就是采用最小電流選擇的方法設計了運放的輸入級。

1.2最小電流選擇軌對軌輸入級

圖3為用最小電流選擇技術實現的輸入級示意圖，若I1=I2=I3=I4=Itail=I，那么選擇(IN1′，IP2′)(IN2′，IP1′)中最小的一組電流也就是選擇(IN1，IP2)(IN2，IP1)中較大的兩路電流值。

具體的最小電流選擇電路如圖4所示。M1，M2，M3構成2個比例為1∶1的電流鏡，同樣M4，M5和M6，M7分別為比例為1∶1的電流鏡。

圖3軌對軌輸入級示意圖圖4最小電流選擇電路當Iin1Iin2時，IM6=IM7=Iin2，IM1=IM2=IM3=Iin1，IM4=Iin1－Iin2，可得：Io=IM1－IM4=Iin1－(Iin1－Iin2)=Iin2

=min(Iin1，Iin2)（2）若輸入級差分對管選取合適的尺寸，使其在飽和狀態時有：gmN=gmP=gmT。假設VIN+>VIN－，結合圖5輸出級的共源共柵電路，可得：Io2－Io1=min(IN2′，IP1′)－min(IN1′，IP2′)

=(I－max(IN2，IP1))－(I－max(IN1，IP2))

=gmT(VIN+－VIN－)（3）由公式(3)可以看出最小電流選擇技術穩定了運放輸入級的跨導。

2浮動電流源控制的前饋AB類輸出級

運放輸出級的作用是在可接受的信號失真限度內將輸入級的信號有效地傳遞給負載，同時為保證運放有較好的頻率特性，進行必要的頻率補償。最小電流選擇電路通常與折疊式共源共柵放大器結合使用，在獲得較大增益的同時也可滿足低電壓的要求。依據上述要求，將折疊共源共柵作為有源負載與AB類前饋式輸出級相結合，組成浮動電流源控制的無截止前饋AB類輸出。在保證較小動態失真的前提下實現信號的滿幅輸出。

輸出級的電路原理圖如圖5所示。M43，M44為2個共源級放大輸出管，M33，M43，M39，M40和M41，M42，M34，M44形成2個跨導線性回路，Ibias1=Ibias2=Io。依據基爾霍夫電壓定律有：VSG39+VSG40=VSG33+VSG43

VGS41+VGS42=VGS34+VGS44（4）調節M33，M40，M34，M41使得：VSG40=VSG33，VGS41=VGS34（5）根據公式（3）、（4），可以得到：I43=(W/L)43(W/L)39Io，I44=(W/L)44(W/L)42Io(6)設置(W/L)43/(W/L)39=(W/L)44/(W/L)42，這樣輸出級靜態電流保持不變，靜態工作點不受輸入共模電壓變化的影響。此外M33、M34還保證了M43、M44的柵極之間有一個穩定的電壓，使它們均偏置在飽和區，當輸入電流流入AB類輸出級時，M33電流增加量等于M34的電流減小量，輸出管M43、M44的柵級電壓升高，輸出級電路從電路輸出點抽取電流，直到流過M33的電流為IM30。浮動電流源和AB類控制浮動電流源電路具有相同的結構和尺寸，浮動電流源補償了AB類控制電路對電源電壓的依賴性，減小了電源電壓變化對輸出級靜態電流的影響。C1、C2為密勒補償電容，對電路進行頻率補償，實現系統的穩定。

圖5無截止前饋AB類輸出級3整體電路與仿真結果分析

運算放大器的整體電路如圖6所示。在0.6 μmBiCMOS工藝下，用HSpice軟件對該運算放大器進行了仿真驗證，仿真時在3 V單電源供電的全典型狀態下進行。

圖6采用最小電流選擇技術實現的軌對軌CMOS運算放大器圖7為輸入級跨導的仿真結果，由圖可見，在0~3 V的共模輸入電壓變化范圍內，整個輸入級跨導最大變化為3.3%，小于文獻［1112］中的7%和6%。

圖8為運放的幅頻和相頻特性曲線，負載電阻為10 kΩ、電容為10 pF。直流開環增益為93 dB，相位裕量為66°。

圖9、圖10分別為共模輸入范圍曲線和輸出電壓擺幅曲線，從圖中可以看出運放的輸入輸出均達到軌對軌的要求。運放的其他仿真參數如表1所示。

4結語

本文設計了一種軌對軌運算放大器。針對軌對軌輸入級中跨導不恒定和簡單的AB類輸出性能較差這兩個問題，選擇采用最小電流選擇電路來穩定輸入級的跨導，使用浮動電流源控制的無截止前饋AB類輸出級減小輸出端的動態失真和對電源電壓的依賴性，實現運放的滿幅輸出。仿真結果表明，該運放輸入級的跨導在整個共模輸入范圍內僅變化了3.3%，運放各個指標性能良好，適合于低壓低功耗的系統。

圖7輸入級跨導曲線圖8運放的頻率響應圖9共模輸入范圍曲線表1運放的其他仿真參數

共模抑制比（CMRR） /dB84電源電壓抑制比（PSRR） /dB120正壓擺率 /(V/μs)1.3 負壓擺率 /(V/μs)0.73靜態功耗 /μW163.589 失調電壓 /μV48

圖10輸出電壓擺幅曲線參考文獻

［1］HUIJSING J H， LINEBARGER D. Lowvoltage operational amplifier with railtorail input and output ranges \\[J\\]. IEEE Journal of SolidState Circuits， 1985， sc20(6): 11441150.

［2］NAGARAJ K.Constant transconductance CMOS amplifier input stage with railtorail input common mode voltage \\[J\\]. IEEE Transanctions on Circuits and SystemsⅡ: Analog and Digital Signal Processing， 1995， 42(5): 366368.

［3］程夢璋.一種軌對軌CMOS運算放大器的設計［J］.微電子學與計算機，2007，24(11):124130.

［4］HOGERVORST R， TERO J P， ESCHAUZIER R G H， et al. A compact powerefficient 3V CMOS railtorail input/output operational amplifier for VLSI cell libraries \\[J\\]. IEEE Journal of SolidState Circuits， 1994， 29 (12): 15051513.

［5］SAKURAI S， ISMAIL M. Robust design of railtorail CMOS operational amplifiers for a low power supply voltage \\[J\\]. IEEE Journal of SolidStateCircuits， 1996， 31 (2): 146156.

［6］CARRILLO J M， DUQUECARRILLO J F， AUSIN J L， et al. Railtorail constantgm operational amplifier for video applications \\[J\\]. Integration the VLSI Journal， 2004， 37 (1): 116.

［7］CARRILLO J M， DUQUECARRILLO J F， AUSIN J L， et al. Constantgm constant slewrate highbandwidth lowvoltage railtorail CMOS input stage for VLSI cell libraries \\[J\\]. IEEE Journal of SolideState Circuit， 2003， 38 (8): 13641372.

［8］WANG M， MAYHUGH T L， Jr.， EMBABI S H K et al. Constantgm railtorail CMOS opamp input stage with overlapped transition region \\[J\\]. IEEE Journal of SolideState Circuit， 1999， 31 (2): 148156.