一種智能ARINC429總線接口板的硬件設計與實現(xiàn)

韓 沖

（中國商飛有限責任公司上海飛機設計研究院，上海 200235）

隨著航空電子系統(tǒng)綜合性的增強，各個系統(tǒng)之間的數(shù)據(jù)通訊，變得尤為重要。ARINC429作為最常用的通訊總線，廣泛使用在波音系列飛機、歐洲空中客車等機種，成為機載設備之間通訊的主要接口。我國的慣導系統(tǒng)，也以ARINC429為主要通訊總線。ANINC 429數(shù)字信息傳輸規(guī)范（DITS）33為在航空電子設備之間傳輸數(shù)字信息，制定了航空運輸工業(yè)標準。

ANINC 429的發(fā)送速度有高速（100 kbps）和低速（12.5 kbps）兩種。對于低速發(fā)送，一般的嵌入式處理器（如8051系列單片機）即可滿足；而對于高速發(fā)送，雖然采用性能更好的80C196單片機可以滿足，但其外圍電路繁冗，會影響板卡的性能。

同上述兩種單片機相比，TMS320F206采用了先進的改進型哈佛結構及流水線技術，指令執(zhí)行速度快，1個機器周期僅為50 ns。同時TMS320F206的數(shù)據(jù)、地址總線（均為16位）分開，片內(nèi)帶有32 k字的閃速存儲器和544個字的RAM。構成最小系統(tǒng)時非常簡單，不需EPROM、RAM、地址數(shù)據(jù)鎖存器。雖然用其構成ANINC 429數(shù)據(jù)傳輸系統(tǒng)時的指令同80C196類似，但由于每條指令的執(zhí)行時間很短，至少為80C196的1/20，故可使速度提高20多倍。從而不但可以滿足高速ANINC 429數(shù)據(jù)傳輸?shù)囊螅夷軌驕p化板卡設計，提高板卡的性能。

1 HS3282芯片簡介

HS3282是HARRIS公司推出的一款高性能的COMS型429總線接口電路，其工作頻率為100 k bit或者12.5 k bit，單電源+5V供電，低功耗，直接與ARINC總線連接，一路發(fā)送，兩路接收。接收器和發(fā)送器相互獨立，同時工作。雙通道接收器之間也是獨立的并行接收，可以直接連接到ARINC429總線，而不需電平轉換。字長25位或者32位，接收數(shù)據(jù)時進行校驗，而發(fā)送數(shù)據(jù)時產(chǎn)生校驗，內(nèi)部定時器可自動調(diào)整字間隙。其發(fā)送緩沖是一個8×32 Bit的FIFO。

2 總體設計

429總線接口板的主要功能，是在429總線和PC機之間起到橋梁作用，實現(xiàn)429總線數(shù)據(jù)信息的接收和發(fā)送。當有數(shù)據(jù)從429總線上傳輸時，429接口電路能夠準確地將其接收，并把它送到DSP，經(jīng)DSP處理后，繼續(xù)向PC機發(fā)送；當PC機的信號傳輸?shù)絹頃r，由DSP進行實時處理后，控制429收發(fā)模塊將數(shù)據(jù)傳送到429總線上。系統(tǒng)的總體框架如圖1所示。

圖中，主要設計模塊有以下部分：

圖1 系統(tǒng)的總體框架

（1）板卡CPU。選用TI公司的TMS320F206，是設計成本最低、結構功能復雜度也較低的定點DSP，其片內(nèi)32 k Flash、4.5 k RAM可以滿足處理規(guī)模適中的應用。可省去片外固化存儲器，簡化接口電路設計。但TMS320F206的I/O引腳數(shù)只有4個，遠不能滿足設計需要，因此還需要選用CPLD作為接口的擴展，并完成譯碼和部分控制工作。

（2）429總線接口電路。HS3282是ARINC429的協(xié)議芯片,發(fā)送時，常配合HS3182共同作為一組ARINC 429總線的接口電路。本板卡具有4發(fā)8收的功能，根據(jù)上述介紹，這里須要選用4組這樣的總線接口電路。

（3）數(shù)據(jù)緩沖器。為避免PC機從雙口存儲器中讀取數(shù)據(jù)時，DSP再次對該數(shù)據(jù)區(qū)進行寫操作而產(chǎn)生沖突，選用雙端口RAM連接ISA總線和DSP處理器。

（4）譯碼、控制和中斷邏輯。這里采用CPLD來實現(xiàn)。因為CPLD具有編程方便、集成度高、速度快、價格低等特點，而且CPLD軟件包中有各種輸入工具、仿真工具、版圖設計工具和編程器等全線產(chǎn)品，使設計人員在很短時間內(nèi)，就可以完成電路的輸入、編譯、優(yōu)化、仿真，直至芯片的制作。

3 CPLD模塊的設計

3.1 中斷邏輯模塊

429接口從外部接收到數(shù)據(jù)時，采用中斷方式向F206發(fā)出請求，F(xiàn)206接到中斷請求后，進入中斷服務子程序。F206在處理完接收數(shù)據(jù)及對相應的狀態(tài)進行設置后，向PC機發(fā)出中斷請求信號。PC機接收到中斷請求信號后，通過查詢各個狀態(tài)字來獲得接收口的通道號和數(shù)據(jù)量等信息，區(qū)分不同的中斷源，若為接收中斷，則首先通過查詢緩沖狀態(tài)位來判斷接收通道，在將數(shù)據(jù)取走后，將此緩沖區(qū)的狀態(tài)位清零。PC機每隔一段時間，將要發(fā)送的數(shù)據(jù)（若有數(shù)據(jù)）送到相應得緩沖區(qū)中，并以中斷的方式通知429板，F(xiàn)206接收到中斷請求后，將中斷請求清除，再將數(shù)據(jù)取走并通知接口板進行發(fā)送。

（1）F206向PC機發(fā)送中斷的邏輯模塊。圖2中，中斷撥碼器的輸出XIRQ的8個引腳分別與ISA總線的 3，4，5，7，10，11，12，15 這 8 個中斷引腳相連，通過撥碼，可以選擇這8個中的一個。當F206要向PC機發(fā)送中斷時，通過A1~A5將中斷入口地址寫到中斷寄存器中，并通過CPLD的譯碼邏輯模塊產(chǎn)生一個向PC機的中斷請求INTPC，INTPC經(jīng)過中斷寄存器產(chǎn)生INTRPC信號并通過撥碼器SW產(chǎn)生一個中斷信號 XIRQx（3，4，5，7，10，11，12，15 中的一個），發(fā)往 PC機。PC機接到F206發(fā)來的中斷后，產(chǎn)生一個中斷應答信號CLRINTPC，這個信號使中斷寄存器復位，其作用相當于清中斷，以便繼續(xù)接收F206發(fā)來的中斷。

圖2 F206向PC機發(fā)送中斷邏輯圖

（2）PC機向F206發(fā)送中斷的邏輯模塊。同樣，當PC機要向F206發(fā)送中斷時，它也要通過地址信號線XA1，XA9～XA13將中斷地址寫到中斷寄存器中，并產(chǎn)生中斷請求信號INTDP。F206接到此中斷請求信號后，產(chǎn)生中斷應答信號CLRINTDP，使中斷寄存器復位，清中斷，以便接收PC機的新的中斷請求信號（如圖3所示）。

圖3 PC機向F206發(fā)送中斷邏輯圖

（3）中斷擴充邏輯模塊。由于F206的IO引腳數(shù)量及其有限，要在F206上實現(xiàn)所有的IO中斷是不可能的，所以我們利用CPLD，通過F206的8個數(shù)據(jù)線D0~D7對IO中斷進行了擴充。邏輯圖如圖4所示。

圖4 中斷擴充邏輯模塊

當HS3282產(chǎn)生中斷時，F(xiàn)206通過這8個數(shù)據(jù)線讀取中斷信號（/DR11～/DR42，分別對應 4塊HS3282 的 /DR1、/DR2）并傳輸至 F206，進行相應的中斷控制；同時這8個數(shù)據(jù)線還作為F206向HS3282發(fā)出控制信號/MR1～/MR4(主復位信號)和ENTX1～ENTX4（允許發(fā)送信號）的傳輸線，將控制信號傳輸給HS3282，如圖 4（a），顯然，D0～D7 是雙向傳輸?shù)摹Ｋ栽谠O計時，采用三態(tài)緩沖器74240和八D觸發(fā)器74273來實現(xiàn)它們的雙向傳輸，如圖4(b)。

3.2 HS3282時鐘模塊

根據(jù)板卡要求，HS3282的發(fā)射時鐘有兩個可選頻率480 k和1M。我們利用一個48M的外部晶振來驅動，使得它通過CPLD進行100分頻和48分頻分別得到這兩個頻率。其中100分頻通過兩個10分頻邏輯實現(xiàn)，48分頻先后通過8分頻和6分頻邏輯來實現(xiàn)。

3.3 其它邏輯模塊

除上述幾個模塊外，CPLD中還集成了板卡地址選擇模塊、HS3282讀寫信號的產(chǎn)生模塊、提高板卡可靠性的復位模塊等等。由于這些模塊實現(xiàn)簡單，在此就不再一一詳述了。

4 F206與HS3282的接口電路

F206與HS3282的接口電路如圖5所示。

圖5 F206與HS3282的接口電路

（1）/MR信號。主復位，低脈沖有效，通常只用于加電和系統(tǒng)重啟。

（2）ENTX信號。發(fā)送使能標志，用于從先進先出存儲器開始數(shù)據(jù)傳輸。

（3）TX/R信號。發(fā)送器輸出標志，表明存儲器空。

（4）/DR11和/DR12/信號。終端請求，通過數(shù)據(jù)線D0和D1將終端信號傳輸給F206。

（5）/RD信號。F206向HS3282發(fā)出的讀取信號，用于讀取HS3282緩存中的數(shù)據(jù)。

（6）/WR信號。F206向HS3282發(fā)出的寫信號，用于向HS3282緩存中寫數(shù)據(jù)。

這只是F206與一片HS3282的接口電路，F(xiàn)206與其他3片HS3282的接口電路與之類似。

5 F206與雙口RAM的接口電路

當接口板實現(xiàn)數(shù)據(jù)的發(fā)送功能時，數(shù)據(jù)首先從ISA總線讀入，并存儲在雙口RAMIDT7025中，當適合發(fā)送數(shù)據(jù)時，F(xiàn)206發(fā)出讀取信號，將存儲在IDT7025中的數(shù)據(jù)通過D0～D15數(shù)據(jù)總線傳輸給HS3282，通過HS3282控制向429總線發(fā)送數(shù)據(jù)；同樣，在接收數(shù)據(jù)時，HS3282接收的數(shù)據(jù)在F206的控制下，通過數(shù)據(jù)總線D0～D15傳輸?shù)絀DT7025中，最后PC機通過ISA總線接收數(shù)據(jù)，從而完成數(shù)據(jù)的收發(fā)功能。圖6中，READY為高，表明對雙口RAM的訪問可以結束，否則將延續(xù)此次訪問。

圖6 F206與雙口RAM的接口電路

6 F206的時鐘電路

DSP時鐘可由外部提供，也可由板上的振蕩器提供。但一般DSP系統(tǒng)中，經(jīng)常使用外部時鐘輸入，因為使用外部時鐘時，時鐘的精度高、穩(wěn)定性好、使用方便，從而可以保證DSP能夠可靠、穩(wěn)定的工作。而且，使用外時鐘時，可以通過改變DIV1、DIV2引腳上的電平，設置時鐘方式為×1、×2或×4。這樣，只需用一個時鐘，就可以提供DSP的多個工作時鐘，增加了系統(tǒng)的靈活性。這里我們選用20M的晶振，并用選擇開關來成比例的設置DSP的工作時鐘。接口電路如圖7所示。

圖7 晶振與F206的接口電路

7 仿真接口電路

DSP和CPLD都是通過仿真接口JTAG進行在線編程的。JTAG（Joint Test Action Group）是檢測PCB和IC芯片的一個標準，通過這個標準，可對具有JTAG接口芯片的硬件電路進行邊界掃描和故障檢測。JTAG接口的設計比較簡單，只要根據(jù)芯片所提供的接口類型按照相應的接口標準即可。

8 結束語

通過整個設計方案可以看出，用DSP+CPLD模式實現(xiàn)429總線和ISA總線之間的數(shù)據(jù)通訊，省去了EPROM、RAM、地址數(shù)據(jù)鎖存器等外圍電路，使得原理圖的設計簡單、清晰。合理地使用CPLD，又增強了板卡的集成度和開發(fā)的便利性。通過開發(fā)和調(diào)試證明，該板卡能夠滿足高速ARINC 429數(shù)據(jù)傳輸?shù)囊螅⑶覉?zhí)行速度快，體積小，集成度高，可靠性好。

[1]蘇 濤，等.DSP實用技術[M].西安：西安電子科技大學出版社，2002.

[2]朱銘鋯，趙 勇，甘 泉.DSP應用系統(tǒng)設計[M].北京：電子工業(yè)出版社，2002.

[3]李 剛，等.TMS320F206結構、原理及應用[M].北京：北京航空航天大學出版社，2002.

[4]馮 濤，等.可編程邏輯器件開發(fā)技術－MAXPLUSⅡ入門與提高[M].北京：人民郵電出版社，2002.

[5]姜立東，等.VHDL語言程序設計及應用[M].北京：北京郵電大學出版社，2004.