IEEE1588時鐘同步在PTN網中的實現

劉建成，方 鵬，何宗應

（朗訊科技光網絡有限公司 上海研發中心，上海 200233）

業務IP化、傳送分組化是通訊技術發展的必然趨勢。PTN基于純分組內核，融合了傳輸網的可靠性與數據網的靈活性，在擁有全面電信級特性和強大管理能力的同時，又繼承了良好的可擴展性，并具備高效的統計復用能力，能適應高價值分組業務的承載要求。PTN分組傳送網是目前公認的取代SDH的下一代傳輸技術。而IEEE1588時鐘同步技術是PTN分組網絡的關鍵技術之一。

在工業測量和控制等應用領域，目前大量使用基于網絡通信和本地計算的分布式系統。為了確保分布式終端能夠實現精確的數據采集、運行控制等實時性任務，需要整個系統具有統一的參考時間，并且應該使所有分布式終端的本地時鐘與該系統時間保持同步。分布式終端與系統時間的同步需要依靠某種通信協議完成，為了使不同的系統器件和網絡設備提供商之間互聯，美國電氣和電子工程師協會（IEEE）開發并發布了 “網絡測量和控制系統的精密時鐘同步協議標準（Precision clock synchronization protocol for networked measurement and control systems）”，即 IEEE1588 協議，簡稱為PTP（Precision Time Protocol）協議。 IEEE1588 協議是一種網絡時間同步協議，具有亞微秒級的時間同步性能、良好的載體移植能力及穿透非1588網絡的貫通能力。IEEE1588有三種時鐘模式：普通時鐘（OC）、邊界時鐘（BC）和透明時鐘（TC）。OC通常是網絡始端或終端設備，該設備只有一個1588端口且只能作為Slave（從端口）或Master（主端口）。BC是網絡中間節點時鐘設備，該設備有多個1588端口，其中一個端口可作為Slave，設備系統時鐘的頻率和時間同步于上一級設備，其他端口作為Master，可以實現逐級的時間傳遞。TC是網絡中間節點時鐘設備，實現1588報文透傳。

1 IEEE1588同步原理

IEEE 1588通過交換報文來確定主時鐘（Master）和從時鐘（Slave）之間的時間偏差及報文傳輸的網絡延遲。圖1為IEEE 1588同步原理圖。Master端發Sync消息給Slave，Sync消息中包括其離開Master時的時間t1，Slave接收后記錄該消息到達時間 t2；Slave發 Delay_Req消息給 Master，并記錄Delay_Req的離開時刻t3；Maste端記錄Delay_Req到達時間t4，并通過 Delay_Resp 把 t4發回給 Slave。 Slave 根據 t1，t2，t3，t4來計算主從時間偏差及傳輸的網絡延遲。

這里把主從時間偏差記作Δtoffset，而發送Sync消息傳輸需要的時間記作Δtdelay12，發送Delay_Req消息傳輸需要的時間記作 Δtdelay34。

從而得到主從時間偏差:

在IEEE1588協議里假設網絡雙向傳輸是對稱的，我們標記傳輸的網絡延遲為Δtdelay，即公式（3）。

圖1 同步過程Fig.1 Synchronization process

從而得到公式（4）中的主從時間偏差以及平均傳輸網絡延遲：

從原理中可以看出傳輸的網絡延遲嚴重影響時鐘同步精度。傳輸的網絡延遲包含協議棧、存貯轉發及物理網絡上的傳輸時延。物理網絡所產生的線路延時一般是穩定的，而協議棧及存貯轉發在運行過程中由于受不確定因素影響會產生較大的抖動，這對同步的精度有較大的影響。為此IEEEl588協議提出了一種基于軟件和硬件相結合的時間同步方法，將時間戳的標記點下移到MAC層和PHY層之間，即圖2中的A點，降低協議棧及業務流量對同步時間的影響，使同步過程中的主要延時為物理層延時，如圖2所示。

圖2 硬件打時間戳模型Fig.2 Timestamp generation model

2 IEEE1588時鐘同步系統的實現

1850TSS是阿爾卡特朗訊推出的PTN傳送解決方案，1850TSS系列產品實現了IEEE1588時鐘同步。TSS-5產品IEEE1588時鐘同步的系統硬件架構設計如圖3所示。從系統的功能上分，可以把該系統分為6個功能模塊：物理PHY模塊，時間戳模塊，MAC模塊，包處理模塊、時鐘處理模塊和IEEE1588協議處理模塊。相比一般的PTN節點，為支持IEEE1588時鐘同步該網元增加了時間戳模塊、IEEE1588協議處理模塊和時鐘處理模塊3部分。

時間戳模塊包括時間戳產生器，對輸入輸出消息進行識別分類，并對事件消息進行時間標記。在接收方向，FPGA負責識別Sync與Dly_Req包，并把收到包的時間插入到IEEE1588報文的TLV里，然后把報文轉發給交叉芯片，由交叉芯片轉發給CPU口的IEEE1588協議處理模塊 （軟件模塊）。在發送方向，FPGA會在Sync與Dly_Req報文發送之前，為報文打時間戳，更新IEEE1588報文中的CF以及發送時間。

圖3 系統硬件架構框圖Fig.3 Hardware architecture

圖4 系統功能框圖Fig.4 Functional model

IEEE1588協議處理模塊主要包括最佳主時鐘 （BMC）算法與本地時鐘同步LCS算法。BMC算法其作用為：建立主從同步鏈，保證時鐘路由不成環；支持多個時間源的自由選擇和自動切換。協議處理模塊通過BMC算法來決策哪個時鐘是最好的，并據此來決定端口的下一個狀態值是Master、Slave還是Passive。，然后根據主從節點的運行狀態發送不同的IEEE1588報文。LCS算法則根據IEEE1588報文里的時間戳信息，計算出傳輸的網絡延遲及主從時間偏差，并利用主從時間偏差調整本地時間，完成本地時鐘節點與主時鐘的校準。

時鐘處理模塊在Server模式下，接收GPS或1PPS/ToD等信息作為GrandMaster時鐘，提供時間戳產生時的精確時間；在Slave狀態時，接收IEEE1588協議產生的時間差值調整本地時間；在Master狀態時提供精確的本地時間用于時間戳的產生，同時也可輸出1PPS／TOD信息供外部設備使用。特別說明一點兒，為了讓1588協議處理模塊接口保持一致性，FPGA仿真成Master，把接收的1PPS/ToD信息進行預處理，轉換成Announce和Sync消息再轉發給協議處理模塊。

3 時鐘同步性能測試

PTN網絡時間傳遞性能受時間傳遞方法的影響較大，不同的方法，不同的網絡拓撲，其輸出同步相位及時鐘抖動相差較大。2011年TSS－5參與并通過了中國移動PTN測試，TSS－5時鐘同步性能表現穩定。這里給出實驗室的測試結果。測試設備連接如圖5所示，由GPS提供ToD信號，頻率與時間測量儀1PPS信號同步，輸出1PPS信號到時間測量儀。測試的時間性能如圖6所示，實驗結果表明時鐘同步具有穩定的性能，在主從同步穩定后，時間偏差在－100～100 ns。

圖5 測試配置框圖Fig.5 Test configuration

4 結束語

實驗結果表明TSS－5時鐘同步具有穩定的性能，同步精度達到亞微秒級，可滿足PTN產品高精度時鐘同步的要求。利用IEEE1588協議實現PTN網絡的時間同步是是未來移動承載網研究和發展的一個重要方向。非對稱光纖鏈路的時延計算與補償、鏈路保護倒換的收斂時間、網絡OAM等問題是TSS－5產品正在研究實現的重點問題，而這些也正是PTN急需解決的問題。

[1]Ouellette M，Ji K，Liu S.Using IEEE1588 and boundary clocks for clock synchronization in telecom networks[J].IEEE Communications Magazine，2011:164－171.

[2]HEZong-ying.IEEE1588 proposal for TSS-5R：Alcatel-Lucent Technical Volume[C]//Shanghai：Alcatel-Lucent，2010：9－10.

[3]FANG Peng.IEEE1588 SW FOD on TSS-3.Alcatel-Lucent Technical Volume[C]//Shanghai:Alcatel-Lucent，2011:6－7.

[4]Burch J，Green K，Nakulski J，et al.Verifying the performance of transparent clocks in PTPsystems[J].ISPCS 2009 International IEEE Symposium on Precision Clock Synchronization for Measurement，Control and Communication，2009:1－6.

[5]LV Shuai，LU Yue-ming，JI Yue-feng.An enhanced IEEE 1588 time synchronization for asymmetric communication link in Packet Transport Network[J].IEEE Communications Letters，2010，14（8）:764－766.

[6]IEEE Instrumentation and Measurement Society.IEEE 1588 Standard for a Precision Clock Synchronization Protocol for Networked Measurement and Control Systems[S].2008.

[7]Vallat A，Scheuwly D.Clock synchronization intelecommunicationsvia PTP （IEEE 1588） in Proc[J].IEEE International Frequency Control Symposium Joint with the 21st European Frequenc and Time Forum，2007:334－341.

[8]Lee S.An enhanced IEEE 1588 time synchronization algorithm for asymmetric communication link using block burst transmission[J].IEEECommun，2008，12（9）:687－689.