數(shù)字電路設(shè)計(jì)中部分常見問題解析

茶國(guó)智

（大理學(xué)院 工程學(xué)院，云南 大理 671003）

1 常見問題解析

文中借助學(xué)生設(shè)計(jì)的雙向（加減）計(jì)時(shí)器，如圖1所示，來探討電路設(shè)計(jì)中3個(gè)方面的常見問題。

圖1所示的電路可實(shí)現(xiàn)0～30 s雙向（即加減）計(jì)時(shí)，這是該電路的優(yōu)點(diǎn)，因?yàn)槟壳俺Ｒ姷亩酁閱蜗蛴?jì)時(shí)電路，圖2所示為其仿真波形。該電路包括秒脈沖發(fā)生器、計(jì)數(shù)器、譯碼顯示電路、各種控制電路等幾個(gè)部分組成。具體為[1-5]：由一個(gè)工作于多諧振蕩模式的NE555產(chǎn)生1 Hz的時(shí)鐘CP，經(jīng)過時(shí)鐘控制電路去激勵(lì)兩個(gè)異步時(shí)序的74LS192開始計(jì)數(shù)，計(jì)數(shù)輸出給兩個(gè)74LS48進(jìn)行譯碼，最后由2個(gè)七段數(shù)碼管完成計(jì)時(shí)顯示，而控制部分主要包括：開關(guān)K1和RS鎖存器完成計(jì)時(shí)開始和暫停、聯(lián)動(dòng)開關(guān)K2～K5和單穩(wěn)態(tài)電路完成加減計(jì)數(shù)時(shí)鐘切換和相應(yīng)初值設(shè)定、LED和限值反饋控制電路完成告警、時(shí)鐘CP控制等。

1.1 控制方面

在設(shè)計(jì)中，先對(duì)電路性能指標(biāo)要求進(jìn)行分析，然后確立設(shè)計(jì)方案（或原理框圖），一般在此基礎(chǔ)上選擇合適的功能器件是很容易搭建出各主要功能模塊的。但是，如何將各功能模塊間正確的“聯(lián)系”起來最終實(shí)現(xiàn)所有的電路功能，在實(shí)際設(shè)計(jì)中這往往是一個(gè)令人頭痛的問題，相信許多設(shè)計(jì)者對(duì)此都有同感。

這里將此部分稱為控制方面[6]的設(shè)計(jì)問題，實(shí)質(zhì)要求為：邏輯上需要用一些信號(hào)（稱為控制信號(hào)）去決定某一個(gè)或一些信號(hào)（被控制信號(hào)）。對(duì)此的解決辦法是：把此部分看作一個(gè)簡(jiǎn)單的邏輯電路（組合邏輯或時(shí)序邏輯）進(jìn)行設(shè)計(jì)。因此，關(guān)鍵步驟是：選取合適的輸入控制信號(hào)和正確列出真值表（對(duì)組合邏輯電路而言）或狀態(tài)表（對(duì)時(shí)序邏輯電路而言）。

實(shí)際中，一般多屬于組合邏輯情況，即此時(shí)刻輸出狀態(tài)由此時(shí)刻輸入狀態(tài)決定，體現(xiàn)“即時(shí)”控制的內(nèi)涵。文中就探討屬組合邏輯的控制，且以前述電路中的告警控制和時(shí)鐘控制為例。

圖1 雙向計(jì)時(shí)器的總電路Fig.1 Total circuit diagram of two-way timer

圖2 雙向計(jì)時(shí)器的仿真波形Fig.2 Simulation waveform diagram of two-way timer

1）告警控制

在圖1電路中當(dāng)正向加計(jì)時(shí)到30 s或者反向減計(jì)時(shí)到00 s時(shí)要求實(shí)現(xiàn)LED告警功能。

張雙田[23]基于多孔介質(zhì)和Syamlal-O′brien曳力雙流體模型，研究了振動(dòng)流化床內(nèi)氣固兩相流場(chǎng)分布，用正交試驗(yàn)方法考察了表觀氣速、振動(dòng)強(qiáng)度、分布板開孔率對(duì)床內(nèi)氣泡行為、床層壓降及其波動(dòng)、床層物料分布及物料流化的均勻性等流化質(zhì)量的影響，建立了流化質(zhì)量與影響因素的函數(shù)關(guān)系式，并進(jìn)行了顯著性檢驗(yàn)。結(jié)果表明：適宜的分布板床層壓降比為0.17，床層徑向不均勻度與操作參數(shù)、分布板開孔率的關(guān)系式為

首先，得選取合適的輸入控制信號(hào)，從反饋控制的角度一般選擇兩74LS192的計(jì)數(shù)輸出端（QDQCQBQA）。若對(duì)于單向計(jì)數(shù)告警控制來講，確實(shí)可以。但是對(duì)雙向計(jì)數(shù)來講，因?yàn)閷?duì)應(yīng)于加減計(jì)時(shí)的限值30 s和00 s，兩74LS192的計(jì)數(shù)輸出為“00000011”和“00000000”，可見兩種狀態(tài)下僅高位（十位）片74LS192的QBQA不同，仔細(xì)分析僅借助兩74LS192的輸出是不能實(shí)現(xiàn)告警控制的，需再尋找與這兩限值狀態(tài)有關(guān)的信號(hào)，不難發(fā)現(xiàn)兩74LS192的初值輸入端（D C B A）可為我們解決問題提供幫助。最終，選出高位（十位）片74LS192的計(jì)數(shù)輸出端QBQA和初值輸入端A作為輸入控制信號(hào)。

其次，正確列出真值表，如表1所示。由于LED為共陰極接法，故告警控制輸出為低有效，用L告警控制表示。

最后，根據(jù)表1可得到邏輯表達(dá)式為

由（1）式設(shè)計(jì)的告警控制電路如圖1中虛框部分所示。

2）時(shí)鐘控制

對(duì)時(shí)序邏輯電路設(shè)計(jì)而言時(shí)鐘控制一般都會(huì)涉及的。圖1所示電路中的計(jì)時(shí)開始/暫停/結(jié)束等功能就是通過控制時(shí)鐘CP的開啟與關(guān)閉來實(shí)現(xiàn)的。圖中由基本RS鎖存器的輸出LRS鎖存器實(shí)現(xiàn)計(jì)時(shí)開始/暫停，前述的告警控制的輸出L告警控制實(shí)現(xiàn)計(jì)時(shí)結(jié)束，故選取LRS鎖存器、L告警控制、時(shí)鐘CP為輸入控制信號(hào)，列出真值表如表2所示，其中輸出用L時(shí)鐘控制表示。在列真值表時(shí)如何處理像時(shí)鐘CP這樣高低電平都有的輸入信號(hào)可能會(huì)是個(gè)難題，方法就是高低情況都列出。

表1 告警控制真值表Tab.1 Truth table of alarm-control

表2 時(shí)鐘控制真值表Tab.2 Truth table of clock-cotrol

由表2可得邏輯表達(dá)式：

根據(jù)（2）式設(shè)計(jì)的時(shí)鐘控制電路如圖1中虛框部分所示。

最后，再對(duì)前述兩例作個(gè)強(qiáng)調(diào)：舉告警控制例子旨在介紹輸入控制信號(hào)可選取（來自）任何有幫助的信號(hào)，而舉時(shí)鐘控制例子旨在介紹列真值表時(shí)對(duì)類似CP信號(hào)的處理。

1.2 時(shí)序方面

數(shù)字電路設(shè)計(jì)中往往需要對(duì)時(shí)序[7]作個(gè)抉擇：是同步還是異步？比較二者，異步的電路結(jié)構(gòu)較同步簡(jiǎn)單，但同步的時(shí)延較異步小、速度快、便于控制。在電路設(shè)計(jì)中到底采用何種時(shí)序可綜合權(quán)衡考慮，當(dāng)然從便于控制角度，一般多采用同步。

圖1所示電路采用了異步時(shí)序，兩片74LS192間連接比較簡(jiǎn)單，采用類似“級(jí)聯(lián)”的方法，即直接將低位（個(gè)位）片的進(jìn)位和借位輸出作為高位（十位）片的時(shí)鐘輸入即可。如對(duì)異步電路進(jìn)行軟件仿真時(shí)常會(huì)觀察到毛刺現(xiàn)象，就是由于其時(shí)延較大的原因，這在圖2所示的仿真波形中即可觀察到。為減少時(shí)延，也可把該電路改為同步時(shí)序，可采用“分頻”的方法實(shí)現(xiàn)，即NE555產(chǎn)生1 Hz的時(shí)鐘信號(hào)送低位（個(gè)位）片，同時(shí)對(duì)NE555產(chǎn)生1 Hz的時(shí)鐘信號(hào)作十分頻送高位（十位）片即可，當(dāng)然其它相關(guān)的控制電路也需作相應(yīng)的修改。

無論是異步的“級(jí)聯(lián)”還是同步的“分頻”，仔細(xì)分析兩者都在做共同的“工作”：即都在處理類似“進(jìn)制”的問題，如圖1所示電路中低位片與高位片間為逢十進(jìn)一的“進(jìn)制”。

1.3 引腳方面

只有對(duì)IC的引腳[8]作正確的認(rèn)識(shí)，才能很好地使用IC完成電路的設(shè)計(jì)，下面對(duì)一些特殊引腳作些解析。

1）“高/低有效”引腳

“高/低有效”是指當(dāng)該引腳為高/低電平時(shí)執(zhí)行某個(gè)規(guī)定動(dòng)作或功能。如74LS192的第14引腳（CLR）為“高有效”，即當(dāng)該引腳為高電平時(shí)執(zhí)行清零動(dòng)作（功能）；而第11引腳（LD）則為“低有效”，即當(dāng)該引腳為低電平時(shí)執(zhí)行預(yù)置數(shù)動(dòng)作或功能。

2）“同步”引腳

“同步”是指當(dāng)該引腳處于有效電平時(shí)還不能即刻執(zhí)行規(guī)定動(dòng)作或功能，而必須等到時(shí)鐘的有效沿到來時(shí)才可執(zhí)行，即要與時(shí)鐘的有效沿同步。

如另一種常用的計(jì)數(shù)器74LS161的第9引腳（LD）即為“同步”引腳，當(dāng)它處于低有效電平時(shí)，還要等到時(shí)鐘的有效上升沿后才能執(zhí)行預(yù)置數(shù)動(dòng)作或功能。

3）“異步”引腳

“異步”是指該引腳一旦處于有效電平則不必等到時(shí)鐘CP的有效沿到來就即刻執(zhí)行規(guī)定動(dòng)作或功能，即可不與時(shí)鐘CP的有效沿同步而為異步。

如74LS192的第14引腳（CLR）和第11引腳（LD）皆為“異步”引腳，一旦處于其有效電平時(shí)將即刻執(zhí)行清零和預(yù)置數(shù)動(dòng)作或功能。

2 結(jié)束語

數(shù)字電路設(shè)計(jì)中常會(huì)遇到諸多問題，文中借助一個(gè)0～30 s雙向（加減）計(jì)時(shí)器電路，采用例解形式對(duì)控制、時(shí)序、引腳等幾個(gè)方面的常見問題進(jìn)行了解析。

[1]劉霞.電子設(shè)計(jì)與實(shí)踐[M].北京：電子工業(yè)出版社，2009.

[2]沈建國(guó)，雷劍虹.數(shù)字邏輯與數(shù)字系統(tǒng)基礎(chǔ)[M].北京：高等教育出版社，2004.

[3]王兢，王洪玉.數(shù)字電路與系統(tǒng)[M].北京：電子工業(yè)出版社，2004.

[4]Wakerly J F.Digital Design:Principles and Practices[M].3rd Ed.Published by arrangement with Prentice Hall Inc.，Pearson Education Company，2000.

[5]孫頻棟，曹江.電子設(shè)計(jì)自動(dòng)化[M].2版.北京：化學(xué)工業(yè)出版社，2004.

[6]瞿德福.實(shí)用數(shù)字電路手冊(cè)[M].北京：機(jī)械工業(yè)出版社，1997.

[7]康華光.電子技術(shù)基礎(chǔ)（數(shù)字部分）[M].5版.北京：高等教育出版社，2005.

[8]閻石.數(shù)學(xué)電子技術(shù)基礎(chǔ)[M].4版.北京：高等教育出版社，1998.