射頻電路中的CMOS LNA設(shè)計(jì)方法與性能提高方法研究

1.引言

LNA是接受路徑中的第一個(gè)增益級(jí)，所以它對(duì)于噪聲、線性度、阻抗匹配、帶寬等參數(shù)有著更加嚴(yán)格的要求，例如，在外差結(jié)構(gòu)中，LNA的典型參數(shù)值為：2dB NF、-10dBm IIP3、50ohm輸入輸出阻抗、15dB增益、-15dB輸入輸出返回?fù)p耗、穩(wěn)定性因子＞1、20dB逆向隔離[1]。MOSFET器件在亞微米技術(shù)中，通過(guò)對(duì)器件和偏置電流的合理組合，可使噪聲降到一個(gè)令人滿意的大小，所以，隨著MOSFET器件性能的提升，LNA器件也獲益良多，取得了長(zhǎng)足的發(fā)展。因此，對(duì)CMOS器件構(gòu)成LNA的方法研究是非常必要的。

本文即是通過(guò)對(duì)各種具體方法的介紹，使我們對(duì)整體的LNA設(shè)計(jì)方法有一個(gè)明確的認(rèn)識(shí)，并對(duì)以后各種問(wèn)題的解決提供更多的方法。

2.CMOS LNA RF的整體設(shè)計(jì)方法

前文已經(jīng)介紹了LNA的典型參數(shù)值：

噪聲系數(shù)：

輸入發(fā)射系數(shù)：

式中，rN為噪聲等效電阻，Sij為雙端口網(wǎng)絡(luò)的散射系數(shù)，Γopt源反射系數(shù)的值，Γ1即對(duì)應(yīng)著噪聲系數(shù)最小值Fmin。

所以，為了減小噪聲系數(shù)，首先要獲得小的Fmin和低的rN，其次要減小Γopt，最后可以通過(guò)π型阻抗匹配網(wǎng)絡(luò)實(shí)現(xiàn)源的阻抗匹配，從而可以使用片上電感。

圖1是一個(gè)具體的設(shè)計(jì)實(shí)例（僅考慮NMOS的情況）。節(jié)點(diǎn)1為輸入，節(jié)點(diǎn)2為輸出，節(jié)點(diǎn)3處通過(guò)電感接地。輸出接理想1H電感?？梢酝ㄟ^(guò)調(diào)整M1、M2的寬長(zhǎng)比來(lái)實(shí)現(xiàn)Fmin與rN的最小化。

反饋補(bǔ)償電感L2的作用是修正網(wǎng)絡(luò)的輸入阻抗，使ΓE的共軛更加接近Γopt。

圖2中溝道最佳寬度在40-160μm之間，考慮到rN可以降低源阻抗的敏感度，所以，可以最佳溝道寬度為120μm[2]。

圖1 輸入輸出網(wǎng)絡(luò)參數(shù)圖

圖2 實(shí)際電路及各部分尺寸（Vdd=2.5V）

圖3 前置放大部分的示意圖

圖5 LC諧振隔離的靜電保護(hù)設(shè)計(jì)電路

3.性能提高方案

3.1 采用兩級(jí)放大來(lái)提高性能

這是一個(gè)比較老但卻實(shí)用的辦法，第一級(jí)放大通過(guò)控制偏置條件和器件尺寸來(lái)減小噪聲，這是因?yàn)榈谝患?jí)放大的噪聲在全部噪聲中影響最大，后一級(jí)主要用于調(diào)整線性度[3]。關(guān)于減小噪聲，上文已有比較詳細(xì)的描述，此處不再重復(fù)。線性度，主要通過(guò)三階交調(diào)點(diǎn)IIP3來(lái)表示。由式(3)可以看出，三階交調(diào)點(diǎn)主要是受最后一級(jí)的影響。

通過(guò)這種方式，我們就可以把噪聲和線性度分開調(diào)整，減小彼此之間的沖突，更好的提高性能指標(biāo)。

3.2 片上系統(tǒng)

把NMOS開關(guān)、前置放大、混頻器等各個(gè)模塊都集中到一個(gè)芯片上面，不僅僅是對(duì)LNA性能的大幅提升，甚至對(duì)于整個(gè)RF芯片來(lái)說(shuō)，在集成度、帶寬等各種性能上都有非常大飛躍，SOC將是比較主流的發(fā)展方向之一。

目前，已有很多系統(tǒng)采用SOC的方式來(lái)實(shí)現(xiàn)射頻電路的設(shè)計(jì)，以一個(gè)5GHz的雷達(dá)系統(tǒng)為例，把NMOS開關(guān)、前置放大、上混頻器、電壓控制振蕩器等模塊全部集中在了基于0.13μm工藝的CMOS芯片上，帶寬達(dá)到20Ghz，在線性度、輸入反射系數(shù)、噪聲、穩(wěn)定性因子等各個(gè)性能指標(biāo)均達(dá)到較好水平[4]。

圖3是一個(gè)典型的片上系統(tǒng)的LNA部分示意圖，M1-M4主要是實(shí)現(xiàn)阻抗匹配，M5、M6作為電流源提供恒定電流，通過(guò)NMOS M1、M2和PMOS M3、M4和負(fù)載可以減小噪聲，后面部分作為負(fù)載，實(shí)現(xiàn)阻抗匹配，把電阻調(diào)整至50ohm。

3.3 靜電保護(hù)阻抗隔離設(shè)計(jì)

靜電保護(hù)電路會(huì)使射頻LNA電路的增益下降、噪聲增加，所以，在這里介紹一種阻抗隔離技術(shù)，可以減少保護(hù)電路的有害影響。

電路的增益下降、噪聲增加主要是由于ESD部分對(duì)輸入端口網(wǎng)絡(luò)的寄生電阻和寄生電容引起的，所以用LC諧振回路將ESD部分和電路隔開，可以有效的緩解寄生效應(yīng)，從而提高電路的性能，如圖4中的L1、C1和L2、C2網(wǎng)絡(luò)，通過(guò)Dp1（Dn1）進(jìn)行正向?qū)ǚ烹?，以及MNESD部分的保護(hù)作用，可以對(duì)靜電保護(hù)電路進(jìn)行有效的保護(hù)，防止電壓擊穿等損害的發(fā)生[5]。

4.結(jié)束語(yǔ)

本文著眼于用CMOS來(lái)實(shí)現(xiàn)射頻電路中的LNA部分的設(shè)計(jì)。一開始先綜述答題的設(shè)計(jì)方法，并對(duì)LNA電路的性能指標(biāo)進(jìn)行介紹。然后，又介紹三種實(shí)用的設(shè)計(jì)方法，對(duì)LNA電路進(jìn)行改進(jìn)。當(dāng)然，在設(shè)計(jì)中，我們要清楚設(shè)計(jì)電路的最主要的性能參數(shù)是什么，并努力的去實(shí)現(xiàn)完成。采用上述的設(shè)計(jì)方法，可以盡可能的提高電路的效率和性能。

[1]Behzad Razavi著,余志平,周潤(rùn)德,譯.射頻微電子[M].清華大學(xué)出版社,2006:131-142.

[2]M.Egels,J.Gaubert,P.Pannier and S.Bourdel.Design method for fully integrated CMOS RF LNA[J].Electronics Letters ,2004,40(24):1513-1514.

[3]Piljae Park,Cheon Soo Kim,Member,IEEE,and Hyun Kyu Yq Member,BEE.Linearity,Noise Optimization for Two Stage RF CMOS LNA[J].Electrical and Electronic Technology,2001:756-758.

[4]Yuan Liang.RF NMOS Switch,Front End,Up Converted Mixer,LC-VCO Co-Design in a SoC-based Sensor Chip in 0.13μm CMOS.System Science and Engin eering(ICSSE),International Conference,2012:389-394.

[5]Ming-Dou Ker and Chien-Ming Lee.ESD Protection Design for Giga-Hz RF CMOS LNA with Novel Impedance-Isolation Technique.Electrical Overstress/Electrostatic Discharge Symposium,2003:1-10.