基于FPGA的新型不停車收費系統中RSU設計

摘要：文章提出了一種電子不停車收費系統(ETC)中路邊設備(RSU)的實現方案。系統以PowerPC 405處理器為核心，射頻電路選用5.8GHz通信芯片ML5830，在短程通信過程中引入跳頻技術，從而實現了抗干擾、高穩定性的電子不停車收費。其測試結果表明，各項指標均達到或超過ETC國家標準GB／T20851－2007和DSRC協議ISO／IEC9646規定的要求，成本低廉、新穎實用。

關鍵詞：不停車收費系統；路邊設備；FPGA；跳頻技術

RSU系統概述

RSU和OBU(On-Board Unit，車上電子標簽)、收費站管理系統、收費管理控制中心、金融機構及傳輸網絡等一起組成網絡環境下的ETC系統。根據分工的不同，ETC系統又可分為前臺和后臺兩大部分。其中后臺部分由收費管理控制中心和金融機構組成，完成系統運行參數的制定與修改，系統運行管理和監控，通行費用的匯總、拆分、清算，交通信息的分類、統計，與金融機構進行帳務結算和客戶服務等功能。ETC系統的前臺部分則由RSU和車載設備組成，完成對過往車輛車型的判別。收費信息的采集與處理，違章車輛圖像抓拍與處理等功能。ETC系統框架結構如圖1所示。

路邊設備RSU是整個ETC系統的核心，不但負責與車載單元進行通信，還具備與后端各系統進行聯網通信，進行數據處理的功能。RSU包括了射頻通信模塊、網絡通信模塊、基帶數據處理模塊、電源模塊。RSU中采用DSRC(Dedicated Short RangeCommunication，專用短程通信)作為通信協議標準。

RSU系統設計

RSU是ETC系統的關鍵部位和聯系用戶與交易系統的紐帶。RSU負責主動與OBU進行通信并完成收費交易，同時還要通過交互界面與收費站人員進行交互，并且還能通過以太網、CAN總線，無線寬帶或者電信運營商網絡等通信方式向ETC后端部分報送交易數據、系統運行狀態以及接受后端部分的監控操作。RSU設備的整體結構如圖2所示。

ETC系統射頻電路工作在5.8GHz，極易受到公路收費站周圍和車內環境等因素的干擾，如相鄰不同車道并行的車輛會引起同頻干擾、車輛內的無線電設施干擾(如移動通信的干擾)、本系統對其他無線電設備的干擾等，這些都嚴重影響了系統的穩定性，也增加后期工作的維護量。因此，本設計提出了在RSU射頻讀寫器和電子標簽之間采用跳頻擴頻的技術來達到抗干擾的目的，從而提高ETC系統的可靠性，減少系統的工作量。

因此本設計跳頻通信模塊采用直接數字頻率合成器(DDS，Direct Digital Frequency Synthesizer)和ASK進行非相干解調的調制方式，既實現了較高的轉換頻率，又保持了發射機和接收機的頻率合成器之間相位相干。

本系統跳頻通信原理如圖3所示。

硬件電路以PowerPC 405處理器為核心進行Virtex-6 FPGA設計，射頻電路上選用了RFMD公司專為中國ETC標準設計研制的5.8GHz通信芯片MLS830，使用直接數字頻率合成器實現跳頻通信，系統還設計有基于W5100的以太網控制電路，完成路邊設備到控制中心的通信功能。

系統總體結構框架

由于RSU系統對數據處理和響應時間的要求比較高，用普通的處理器使用軟件的方法較難實現短程通行協議(DSRC)中需要的計算量。所以將本系統處理過程中CRC校驗、射頻數據的發送和接收等處理采用FPGA電路來實現。FPGA是由用戶編程來實現所需邏輯功能的數字集成電路。不僅設計靈活，性能、速度具有優勢，而且上市周期短、成本低廉，克服傳統的ASIC存在的開發周期長、成本高，硬件實現電路復雜，不利于今后的進一步集成等缺點。

在本RSU系統中，采用Xilinx公司Virtex－6系列的芯片來完成邏輯接口電略的設計。系統整體邏輯接口電路如圖4所示，其中黑色、虛線、白色總線分別代表數據總線、控制總線、時鐘總線。

核心處理器模塊

如圖5所示，PowerPC 405包含如下部分：五級流水，由取指、譯碼、執行、回寫和裝入回寫構成；虛擬內存管理單元；獨立的指令緩存和數據緩存單元；調試接口；三個可編程的定時器／計數器。

選用PowerPC405處理器，滿足嵌入式系統優化設計的時鐘頻率和IPS性能指標。

射頻模塊

本系統射頻電路是以符合中國ETC標準的專業微波通信芯片ML5830為核心的。MLS830集成了上變頻混波器、緩沖器／預驅動放大器及ASK調制器。圖6為MLS830部分電路圖。

跳頻模塊

跳頻通信通過偽隨機序列控制載波頻率跳變以實現頻譜的擴展，該方法具有抗干擾、抗衰落、多址性能好等優點。其中頻率合成器是跳頻系統的核心部件，對跳頻通信系統的性能具有重大影響。微波頻段的RFID系統對頻率合成器提出了很高的要求，要求具有低相位噪聲、高頻譜純度、較高捷變速度和高頻率分辨率。鑒于這些要求，本設計中頻率合成器使用直接數字頻率合成器(DDS)。

DDS具有極高的分辨率、頻率轉換速率快、相位噪聲低、輸出頻帶寬及使用方便等優點。本系統采用了美國模擬器件公司采(ADI)的AD9851芯片。AD9851是由數據輸入寄存器、頻率／相位寄存器、具有6倍參考時鐘倍乘器的DDS芯片、10位的模／數轉換器、內部高速比較器等幾個部分組成。AD9851核心電路如圖7所示。

在跳頻通信發送端，發送數據和偽隨機碼產生器產生的頻率控制信號相加，形成對AD9851的頻率控制字，AD9851輸出寬帶跳頻信號和本振信號混頻，得到跳頻射頻信號，經放大后輸出至天線發送出去。

實驗數據

本課題組對于所研究設計的電子不停車收費系統總體功能進行了測試。

試驗結果表明，隨著車速的提高，路邊設備與車載設備之間的數據交換出現錯誤的概率有增加趨勢。但車速在100km／h時，系統仍然能夠保持96％以上的成功率滿足車輛繳費全過程的自動實現，符合ETC國家標準GB／T20851-2007和DSRC協議ISO／IEC9646要求。

結論

本論文介紹了一款基于Virtex-6FPGA的RSU單元的硬件設計思路以及具體實現方法，系統設計靈活，性能、速度具有優勢，成本低廉。本設計巧妙地應用了跳頻技術，解決了5.8GHz射頻存在的干擾問題，有效提高系統可靠性，減少系統的工作量。系統測試結果表明，本系統完成預定的設計目標，滿足標準要求，可廣泛應用于電子不停車收費系統。