基于MCU+FPGA的航空總線接口板測(cè)試平臺(tái)設(shè)計(jì)

摘要：設(shè)計(jì)的航空總線接口板測(cè)試平臺(tái)滿足通用設(shè)備CAN總線、RS485差分電平異步總線及LVDS差分電平異步總線數(shù)據(jù)傳輸要求。通過(guò)對(duì)各模塊功能分析，在仿真軟件中通過(guò)功能仿真驗(yàn)證，并在工程應(yīng)用中得到驗(yàn)證。此設(shè)計(jì)通過(guò)RS232接口連接上位機(jī)實(shí)現(xiàn)數(shù)據(jù)收發(fā)，并能對(duì)CAN總線及高速異步總線參數(shù)進(jìn)行動(dòng)態(tài)配置。

關(guān)鍵詞：CAN總線；RS485；LVDS；FPGA

DOI: 10.3969/j.issn.1005-5517.2011.08.011

引言

本文的項(xiàng)目背景是為了測(cè)試在航空領(lǐng)域CAN總線和高速異步總線的通信狀況。CAN(控制器局域網(wǎng))總線是由ISO(國(guó)際標(biāo)準(zhǔn)化組織)定義的有效支持分布式控制和實(shí)時(shí)控制的多組串行通信總線，由于其在通信能力、實(shí)時(shí)性、靈活性、易用性、傳輸距離遠(yuǎn)、可靠性等方面有著明顯的優(yōu)勢(shì)，日益受到人們的重視，在航空等領(lǐng)域已得到廣泛應(yīng)用，成為目前比較流行的現(xiàn)場(chǎng)總線之一。RS485標(biāo)準(zhǔn)的全稱為TIA/EIA-485串行通訊標(biāo)準(zhǔn)，為彌補(bǔ)RS-232通信距離短，速率低等缺點(diǎn)而產(chǎn)生的，其數(shù)據(jù)采用平衡發(fā)送和差分接收，具有抑制共模干擾的能力，抗噪聲干擾性好。RS485具有多站能力(在總線上允許連接多達(dá)128個(gè)收發(fā)器)，是一種相對(duì)經(jīng)濟(jì)、具有相當(dāng)高噪聲抑制、相對(duì)高的傳輸速率、傳輸距離遠(yuǎn)的半雙工異步總線。LVDS(低壓差分信號(hào)傳輸)具有小擺幅差分特性使其成為一種高速低噪聲、高噪聲抑制能力、較低的電磁干擾、低功率技術(shù)，保證了可靠的信號(hào)傳輸，能滿足當(dāng)今高性能數(shù)據(jù)傳輸應(yīng)用的新型技術(shù)。此技術(shù)基于ANSI/TIA/EIA-644LVDS接口標(biāo)準(zhǔn)。

功能介紹

本測(cè)試平臺(tái)采用FPGA+MCU為基本運(yùn)行平臺(tái)，通過(guò)CAN總線、高速異步總線進(jìn)行數(shù)字信號(hào)的傳輸，主要用作對(duì)接口板功能的完整性、正確性進(jìn)行測(cè)試分析。通過(guò)RS232接口連接到上位機(jī)實(shí)現(xiàn)數(shù)據(jù)的實(shí)時(shí)發(fā)送和接收，以及對(duì)CAN總線和高速異步總線的波特率等參數(shù)實(shí)施動(dòng)態(tài)控制。

硬件電路設(shè)計(jì)

本測(cè)試平臺(tái)對(duì)CAN數(shù)據(jù)傳送采用了雙冗余備份總線，支持8路高速異步總線同時(shí)傳送數(shù)據(jù)，其中4路為RS485電平，4路為L(zhǎng)VDS電平。主要由MCU(微控制器)控制模塊、FPGA(現(xiàn)場(chǎng)可編程邏輯陣列)模塊、CAN總線控制模塊、RS485接口模塊、LVDS接口模塊、RS232模塊以及電源模塊組成。主要硬件電路設(shè)計(jì)框圖如圖1。

Atmel公司的MCU器件選用Atmel公司的ATmega128-16AI，時(shí)鐘頻率11.0592MHz。ATmega128為基于AVRRISC結(jié)構(gòu)的8位低功耗CMOS微處理器。由于其先進(jìn)的指令集以及單周期指令執(zhí)行時(shí)間，ATmega128的數(shù)據(jù)吞吐率高達(dá)1MIPS/MHz，從而可以緩減系統(tǒng)在功耗和處理速度之間的矛盾。MCU是整個(gè)總線控制器的核心，主要實(shí)現(xiàn)CAN總線信號(hào)的處理、與上位機(jī)通信以及對(duì)FPGA和上位機(jī)通信進(jìn)行中轉(zhuǎn)。FPGA選用Xilinx公司XC3SD3400A-4CS484，時(shí)鐘頻率50MHz，主要實(shí)現(xiàn)高速異步總線的處理、接收MCU的控制指令與MCU進(jìn)行數(shù)據(jù)交互。

CAN總線接口

在本設(shè)計(jì)中CAN總線接口的電路結(jié)構(gòu)為：MCU+CAN控制器+隔離+CAN收發(fā)器。如圖2所示。

CAN控制器采用Philips半導(dǎo)體(編者注：后分離成NXP)的CAN總線控制器STA1000。測(cè)試平臺(tái)同時(shí)提供了兩路CAN輸入/輸出接口，用于測(cè)試被測(cè)板卡中CAN通訊是否正確。兩路CAN差分信號(hào)經(jīng)CAN轉(zhuǎn)換器SN65HVD230Q傳輸?shù)紺AN控制器SJA1000，經(jīng)CAN控制器轉(zhuǎn)換為并行信號(hào)后通過(guò)總線傳輸?shù)組CU、MCU將CAN控制器的數(shù)據(jù)按照協(xié)議中的幀格式上傳到PC機(jī)，通過(guò)PC機(jī)軟件驗(yàn)證CAN信號(hào)是否正確。而由PC機(jī)軟件發(fā)出的數(shù)據(jù)，經(jīng)MCU傳到CAN控制器SJA1000，經(jīng)SJA1000處理后由CAN轉(zhuǎn)換器SN65HVD230Q發(fā)出，將CAN差分信號(hào)送到被測(cè)板卡。為了進(jìn)一步提高系統(tǒng)的抗干擾能力，在CAN空制器引腳TX、RX和2AN總線收發(fā)器引腳FXD、RXD之間采用葛速光耦HCPL063L勾成隔離，以實(shí)現(xiàn)總戔上各節(jié)點(diǎn)的電氣隔離，提高節(jié)點(diǎn)的穩(wěn)定生和安全性。

高速異步總線接口

由于是采用差分電平收發(fā)數(shù)據(jù)，為了便于FPGA處理需要對(duì)收發(fā)時(shí)的電平進(jìn)行轉(zhuǎn)換處理。在此設(shè)計(jì)中設(shè)計(jì)了4路RS485電平和4路LVDS電平高速異步總線，其電路結(jié)構(gòu)如圖3所示。

在接收RS485差分?jǐn)?shù)據(jù)時(shí)采用了TI公司的SN65LBC175AD四路差分線路接收器對(duì)RS485差分信號(hào)轉(zhuǎn)換為單端信號(hào)，通過(guò)SN74ALVC164245DL電平轉(zhuǎn)換芯片接入FPGA進(jìn)行處理后經(jīng)MCU送入PC機(jī)。PC機(jī)發(fā)送的數(shù)據(jù)經(jīng)MCU轉(zhuǎn)發(fā)到FPGA，通過(guò)SN74ALVC164245DL電平轉(zhuǎn)換芯片連接到TI公司的SN65LBC174A16DW四路RS485差分電平驅(qū)動(dòng)器上，將信號(hào)由單端轉(zhuǎn)為RS485差分信號(hào)輸出到被測(cè)板卡上，用以驗(yàn)證被測(cè)板卡的功能。在接收LVDS差分?jǐn)?shù)據(jù)時(shí)經(jīng)MAX9 122將差分信號(hào)轉(zhuǎn)換為單端信號(hào)。然后將其送入FPGA進(jìn)行處理后經(jīng)MCU送入PC機(jī)。PC機(jī)發(fā)送的數(shù)據(jù)經(jīng)MCU傳送到FPGA，通過(guò)MAX9129將信號(hào)由單端轉(zhuǎn)為L(zhǎng)VDS差分信號(hào)輸出到被測(cè)板卡上，用以驗(yàn)證被測(cè)板卡的功能。

軟件設(shè)計(jì)

本測(cè)試平臺(tái)的軟件設(shè)計(jì)由三大模塊組成，如圖4所示，從上層到底層分別是：GUI(圖形用戶接口)人機(jī)交互模塊，MCU數(shù)據(jù)處理模塊，F(xiàn)PGAM據(jù)處理模塊。為了使軟件設(shè)計(jì)更易于人們所理解、測(cè)試和維護(hù)，各個(gè)軟件模塊內(nèi)部采用模塊化思想進(jìn)行設(shè)計(jì)開(kāi)發(fā)。

GUI人機(jī)交互模塊主要實(shí)現(xiàn)動(dòng)態(tài)配置CAN總線以及高速異步總線波特率等相關(guān)參數(shù)、數(shù)據(jù)的組幀發(fā)送以及對(duì)收到的數(shù)據(jù)進(jìn)行解析顯示，限于篇幅原因在這就不詳細(xì)說(shuō)明。

MCU數(shù)據(jù)處理模塊的主要功能是幀格式的組合與解析，保證上位機(jī)和被測(cè)板卡具有統(tǒng)一的通信協(xié)議。其程序流程如圖S所示。其中初始化包括MCU初始化，CAN控制器的初始化。PC機(jī)通過(guò)串口將數(shù)據(jù)幀發(fā)送到MCU，由MCU將數(shù)據(jù)幀解析后，將其中包含的有效數(shù)據(jù)按照通信協(xié)議組成新的數(shù)據(jù)幀轉(zhuǎn)發(fā)到CAN控制器或者FPGA。MCU收到FPGA或CAN控制器的外部中斷請(qǐng)求，然后執(zhí)行中斷操作，從FPGA或CAN控制器內(nèi)部的FIFO中讀出數(shù)據(jù)，按照協(xié)議幀格式進(jìn)行組幀上傳給PC上位機(jī)。

FPGA數(shù)據(jù)處理模塊主要實(shí)現(xiàn)高速異步數(shù)據(jù)的發(fā)送和接收。其程序內(nèi)部結(jié)構(gòu)框圖如圖6。FPGA通過(guò)接口管理邏輯和MCU進(jìn)行通信，接收MCU轉(zhuǎn)發(fā)的數(shù)據(jù)并存入發(fā)送FIFO中，當(dāng)檢測(cè)到發(fā)送FIFO不為空就啟動(dòng)位流進(jìn)程和位定時(shí)邏輯將發(fā)送FIFO中的數(shù)據(jù)傳送至被測(cè)板卡。檢測(cè)到被測(cè)板卡有數(shù)據(jù)回傳，啟動(dòng)位流進(jìn)程和位定時(shí)邏輯，將接收到的數(shù)據(jù)存入接收FIFO中拉低INT#向MCU發(fā)出中斷請(qǐng)求。

結(jié)語(yǔ)

本文介紹了基于MCU+FPGA的航空總線接口板測(cè)試平臺(tái)設(shè)計(jì)方案，討論了硬件和軟件各個(gè)模塊的功能和具體實(shí)現(xiàn)方案框圖。硬件設(shè)計(jì)和軟件設(shè)計(jì)均已在實(shí)際工程應(yīng)用中通過(guò)測(cè)試驗(yàn)證，實(shí)現(xiàn)了測(cè)試平臺(tái)與被測(cè)板卡正常的數(shù)據(jù)通信。便于驗(yàn)證航空總線接口板通信的正確性，減少了在總體上直接測(cè)試驗(yàn)證的繁瑣。