0.18 μm CMOS帶隙基準電壓源的設計

2011-08-12 12:05:24陳雙文劉章發

關鍵詞：設計

陳雙文，劉章發

(北京交通大學電子信息工程學院，北京100044)

本文提出了一種基于0.18μm標準CMOS工藝的高性能帶隙基準電壓源的設計方法，輸出基準電壓0.6 V，輸入電壓范圍為1.5 V～3 V，溫度系數僅為5 ppm/℃，功耗為80μW.

1 帶隙基準技術基本原理

基準電壓源已成為大規模、超大規模集成電路和幾乎所有數字模擬系統中不可缺少的基本電路模塊。基準電壓源可廣泛應用于高精度比較器、A/D和D/A轉換器、隨機動態存儲器、閃存以及系統集成芯片中。帶隙基準電壓源受電源電壓變化的影響很小，它具備了高穩定度、低溫漂、低噪聲的主要優點。

帶隙基準技術基本原理是利用晶體管基射結電壓差ΔVBE的正溫漂去補償晶體管基射結電壓VBE的負溫漂，從而實現零溫漂[1]。基本電路結構如圖1所示。可以看出:

其中A是Q2面積與Q1面積的比值。

其中，VT具有正溫度系數，VBE1具有負溫度系數，則輸出VRef的溫度系數可以調整到接近零。

為了得到較低的輸出電壓，在兩個晶體管支路上分別并聯一個電阻，根據此原理，設計電路圖[3]如圖2所示。

三個PMOS管為同樣寬長的MOS管，均處于飽和工作狀態，根據鏡像原理有:

由于運算放大器處于深度負反饋狀態，輸入端“虛短”，電勢相等，有:

所以可以得到:

由式(7)可以看出，調節R2/R1與R2/R0的值，就可以得到零溫度系數的電壓輸出值。雖然電阻本身也具有溫度系數，但在此電路中，輸出電壓只與電阻之間的比值有關，所以電阻的溫度系數對輸出的影響很小。

以上推理僅適用于運算放大器工作在理想狀態的情況，圖2電路的最主要部分就是運算放大器，運算效果的優劣決定著此基準電壓源的效果。根據電路的需求，設計的運放有較高的放大倍數、較低的功耗、較低的噪聲，所以選用普通的兩級運放即可，電路圖如圖3所示。

圖3中PM0和PM1作為鏡像電流源，將偏置電流4 μA鏡像給放大器使用，PM3與PM4作為運放的輸入端，比使用NMOS差分對得到更大的輸入范圍，兩級的級聯運放需要加入相位補償電路(圖3電路中串聯的電阻R和電容C支路[4])，仿真后的幅頻響應如圖4所示。

從圖4可以看到運算放大器的幅頻響應，相位裕度為46°，低頻段增益達105 db。

為了使電路能夠正常的工作，加入啟動電路，整體電路如圖5所示。

依照圖5，在Cadence中使用SMIC 0.18 μm工藝庫搭建電路，進行仿真。電路的啟動時間及輸出電壓如圖6所示。

可以看到，輸出的基準電壓穩定后在600.19 mV，啟動時，有微小的變化，并且在極短的時間內穩定下來。

仿真基準電壓源的溫度系數和在電源電壓變化時的穩定性如圖7所示。

在圖7中，可以看到溫度從0℃～100℃變化時，基準電壓從600.19 mV增大至600.44 mV，后逐漸變小至600.14 mV，溫度系數為5 ppm/℃。

仿真圖5中電源電壓變化對輸出基準電壓的影響，得到結果如圖8所示。

從圖8中可以看到，電源電壓從0 V增大到5 V，在電源電壓為1.1 V時，輸出的基準電壓已經達到600 mV，而在當電源電壓繼續增大時，輸出的基準電壓基本保持不變。

本文使用SMIC0.18 μm工藝設計實現了一個0.6 V的帶隙基準電壓源，并且功耗較小，適用于各種便攜式電路設計中基準源的需要，仿真結果證明了該電路良好的性能。

[1]ROBERT P.The design of Band-Gap reference circuits:Trials and Tribulations[C].IEEE 1990 Bipolar Circuits and Technology Meeting，1990:214-218.

[2]ROBERT P.The design of Band-Gap reference circuits:Trials and Tribulations[C].IEEE 1990 Bipolar Circuits and Technology Meeting，1990:214-218.

[3]RAZAVI B.Design of CMOS integrated circuits:317-32.西安交通大學大學出版社.2002，12.

[4]JACOB R，HARRY B，ADVID W I，et al.CMOS circuit design，Layout，and Simulation:485-489.機械工業出版社.2006，1