邊界掃描技術在含DSP電路板測試與診斷的研究與應用

王啟寧，李永紅

（中北大學 信息與通信工程學院 , 山西 太原 030051）

0 引言

在現(xiàn)代雷達系統(tǒng)中，含DSP電路板應用很廣，含DSP電路板通常是以某種DSP芯片為核心，外圍配以雙口RAM（DRAM）和閃存（Flash）等器件。DSP芯片大多支持IEEE1149.1標準，并且在電路板中形成了邊界掃描鏈，支持邊界掃描；電路板中的DRAM等非邊界掃描器件，位于電路板中各DSP芯片之間，測試與診斷較難進行。本文采用邊界掃描技術與傳統(tǒng)的外部輸入矢量測試方法相結合，為含DSP電路板的測試與診斷提供了可以借鑒的方法。

1 電路原理簡介及總體測試思想

1.1 電路原理介紹

本文以雷達系統(tǒng)中某含DSP電路板為例對測試方法進行介紹，該電路以AD公司的ADSP-21160M為核心，外加DRAM、Flash、信號匹配轉換器組成，F(xiàn)lash為DSP工作提供配置程序，4個DSP之間通過Link口進行數(shù)據(jù)交換，同時DSP的部分數(shù)據(jù)線和地址線與DRAM的數(shù)據(jù)線和地址線相連， DSP的Link口通過信號匹配轉換器與外部連接器進行數(shù)據(jù)交換。電路板原理框圖如圖1所示。

該電路板在電路器件構成上使用了集成度較高的器件，芯片封裝采用了PQFP132、PLCC100等多種表貼器件，器件引腳間距極小，采用探筆測試可能破壞電路工藝；并且電路上的DSP芯片不能從電路板上取下，所以采用邊界掃描技術較為合理。

圖1 某含DSP電路板原理框圖

1.2 測試與診斷分析

對電路中核心器件DSP的資料分析，芯片具有JTAG測試接口，具備邊界掃描測試的條件。但邊界掃描測試不是基于IP內(nèi)核的測試，使用邊界掃描技術可以對電路測試但無法達到全面的測試與診斷，所以可以利用與傳統(tǒng)的外部輸入矢量測試方法相結合的方式實現(xiàn)電路的互連以及器件功能的測試，達到故障定位的目的。

2 測試系統(tǒng)組成

以北京航天測控公司的HTEDS8000系列電路板測試與診斷系統(tǒng)對電路進行測試，其原理框圖如圖2所示。VXI系統(tǒng)采用VXI-1394外部控制方式；零槽模塊負責將IEEE1394協(xié)議轉換為VXI協(xié)議；數(shù)字IO模塊采用北京航天測控公司的AMC2508，采用兩個模塊共128路IO通道，主要用于提供激勵和采集被測板輸出信號；適配器用于測試設備和被測板之間的信號匹配；測試轉接板主要為被測板提供電源及邊掃測試輔助電路；JTAG控制器用于實現(xiàn)計算機算法產(chǎn)生的信號與標準JTAG信號之間的轉換與傳輸。

圖2 HTEDS8000系列電路板測試與診斷系統(tǒng)原理框圖

3 硬件設計與實現(xiàn)

根據(jù)測試與診斷需求、測試工具以及電路本身的特點，對該板的測試設計了專用的測試轉接板，圖3是測試系統(tǒng)、測試轉接板與被測板連接框圖。

通過在測試轉接板上設計穩(wěn)壓電路、JTAG測試接口轉換電路以及加入一片具有邊界掃描功能的芯片（FPGA）構成的電路實現(xiàn)了對電路測試所需的資源。

3.1 穩(wěn)壓電路

穩(wěn)壓電路對測試系統(tǒng)程控電源發(fā)送過來的電壓進行濾波、穩(wěn)壓后提供被測板的工作電壓，保證被測板電源不會因為意外的原因產(chǎn)生突變。

3.2 FPGA電路

該部分電路以ARLTRA公司的EPF10K50VRI240為核心進行設計的，該部分電路為被測板提供測試的地址和數(shù)據(jù)信號，同時FPGA的部分IO引腳與DSP的link口通過信號匹配轉換器連接起來，測試時使用系統(tǒng)平臺上的邊掃控制器將被測電路板上DSP的測試鏈路的JTAG口與適配板上的FPGA的JTAG口構成一個測試鏈路，實現(xiàn)4個DSP之間互連測試、DSP與連接器連線測試、通過對FPGA配置程序實現(xiàn)FPGA與DSP間互連線測試。每片DSP外掛的Flash是安裝在插座上的，測試時可通過編程器進行校驗比對。

3.3 JTAG測試接口轉接電路

掃描鏈路的設計是邊界掃描技術應用的關鍵,對于含有多個邊界掃描器件的電路鏈路的設計有兩種設計方法:單獨測試法和菊花鏈設計法。由于被測電路中與邊掃器件相連的存儲器的使能信號不是由同一個邊掃芯片進行控制的，而是由多個邊掃器件共同控制，所以本電路的測試過程選用了菊花鏈設計法。

由于整個電路的測試過程中需要對整個開發(fā)過程中涉及的JTAG接口進行與邊界掃描控制器的JTAG測試口進行通訊，所以設計了JTAG測試口轉接電路，將被測板上的DSP與測試轉接板上的FPGA的JTAG接口構成一個測試通道，形成一個邊界掃描測試鏈路。JTAG接口測試鏈路見圖4。

4 測試與診斷流程開發(fā)

基于邊界掃描技術的測試診斷流程開發(fā)主要內(nèi)容包括對邊掃器件鏈路設計、引腳映射關系設置、邊界掃描控制器相關文檔設置，以及測試腳本語言的開發(fā)。圖5是該電路板的測試診斷流程圖。

圖5 測試診斷流程圖

該電路的測試主要分為：電源測試、時鐘測試、測試鏈路功能測試、互連測試、Flash測試、DRAM測試，測試過程覆蓋了電路板上的所有器件。

使用邊界掃描技術測試完成的測試過程有測試鏈路功能測試、互連測試、Flash測試；使用傳統(tǒng)的外部輸入矢量對DRAM進行測試。

4.1 測試鏈路功能測試

實現(xiàn)對邊掃器件構成的測試鏈路的連接情況進行測試，以及完成邊掃器件引腳輸入輸出功能是否正常測試，只有在測試鏈路測試通過后才能使用邊界掃描控制器進行下面的測試。

4.2 互連測試

依據(jù)被測板電路原理圖和測試轉接板原理圖的網(wǎng)表文件，通過邊界掃描測試軟件實現(xiàn)對被測電路板上的邊掃器件（DSP）、測試轉接板上FPGA共五個器件間兩兩互連線的是否出現(xiàn)開路、短路、虛焊等問題的測試。

4.3 Flash測試

被測電路板上的各Flash的地址總線和數(shù)據(jù)總線是復用的，每個Flash的控制使能信號由不同的器件進行控制。在對Flash的測試過程中需要開發(fā)針對各Flash測試與診斷的測試腳本，通過測試腳本的開發(fā)實現(xiàn)了對被測電路板上的所有Flash功能的讀或寫操作，同時在測試的過程中完成對故障的分析和定位，開發(fā)的測試腳本能夠定位到器件的具體引腳故障。

4.3.1數(shù)據(jù)線測試

數(shù)據(jù)線測試的思路是先向個別固定地址寫人全0或者全1，然后將寫入的固定地址的數(shù)據(jù)讀出與存儲的內(nèi)容進行比較，看數(shù)據(jù)線是否正確。對于Flash數(shù)據(jù)線的測試，寫入了4組數(shù)據(jù)進行對數(shù)據(jù)線的測試。具體測試見表1。

表1 數(shù)據(jù)線測試表

4.3.2 地址線走步1測試

走步1測試前首先在地址0x00000中寫入0x88、0x1FFFF中寫入0x99，寫入的初始數(shù)據(jù)也稱效驗數(shù)據(jù)是檢測地址線是否故障。

該測試過程是對Flash的地址線從首位到末位依次移位1進行的測試過程。當走步1進行到某位地址線時，該地址線為1，其他地址線為0。在走步1的同時給與向數(shù)據(jù)線添加具有一定規(guī)律的數(shù)據(jù)，使數(shù)據(jù)寫入到走步1對應的地址空間。當走步1寫入數(shù)據(jù)完成后，對Flash進行讀操作，比對寫入的結果和讀出的結果是否一致。

4.3.3地址線走步0測試

走步0測試前首先在地址0x00000中寫入0x88、0x1FFFF中寫入0x99。

該測試過程是對Flash的地址線從首位到末位依次移位0進行的測試過程。測試腳本的開發(fā)過程與走步1相似。

按照上面的算法進行開發(fā)的測試腳本經(jīng)過故障模擬，實現(xiàn)了對Flash的全面測試和故障定位，能夠檢測到Flash具體的故障某一地址或數(shù)據(jù)線是否出現(xiàn)故障。

4.4 DRAM測試

該方案通過單獨對測試轉接板上FPGA芯片編寫測試DRAM配置程序，通過連接器發(fā)送DRAM配置程序的觸發(fā)信號，F(xiàn)PGA產(chǎn)生DRAM的讀寫時序,對DRAM的讀寫功能進行測試，F(xiàn)PGA對讀寫的測試結果進行判讀并生成一定的測試結果數(shù)據(jù)由連接器采集至測試系統(tǒng)，判斷該部分電路功能是否正常。

按照上述開發(fā)過程實現(xiàn)的測試診斷流程的故障覆蓋率≥83%，故障檢測率約為92%，隔離到3個器件以內(nèi)的故障隔離率≥95%。

5 總結

本文采用邊界掃描測試技術與傳統(tǒng)的外部輸入矢量測試相結合的方式實現(xiàn)電路的互連、簇測試以及器件功能的測試，最終達到故障定位的目的。通過在測試轉接板上放置具有邊界掃描功能的芯片將該芯片與被測板上的邊掃芯片構成測試簇，傳統(tǒng)的外部輸入矢量測試彌補了邊掃測試的不足，進而實現(xiàn)了較高的電路測試覆蓋率。所以本文提出的測試方法對含DSP芯片的電路板具有較好的測試與診斷功能。

[1]姜巖峰.現(xiàn)代電路集成設計技術[M].北京：化學工業(yè)出版社, 2006.

[2]杜舒明.數(shù)字電路故障診斷的一種實用方法[J].現(xiàn)代雷達，1996，18（6）：12-20.

[3]鄧志偉，徐凱，張?zhí)旌?邊界掃描測試技術在電子控制器測試中的應用[J].航空動力學報，2009 (04)：886-891.

[4]陳亮，胡善偉，張重雄.邊界掃描技術及應用[J].航空計算技術[J]，2009(1)：128-130.

[5]時萬春.現(xiàn)代集成電路測試技術 [M].北京：化學工業(yè)出版社，2006: 489-492.

[6]談穎莉，戎蒙恬.SOC芯片設計與測試[J].半導體技術，2007(11)：11-16.

[7]程云波，方葛豐.基于邊界掃描技術的電路板可測試性設計分析[J].電子測量技術，2007，30(7):24-27.

[8]楊講平，周曼麗，桂詳.基于邊界掃描技術的電路單元測試性設計研究[J].計算機測量與控制，2007(5):587-590.