700V nLDMOS擊穿電壓參數設計

文 燕，張 楓，李天賀，李 娜

（深圳方正微電子有限公司，廣東 深圳，518116）

1 引言

高壓集成電路（HVIC）目前已被廣泛應用于開關電源、電機驅動、工業(yè)控制、汽車電子、日常照明、家用電器等領域。HVIC一般由高壓和低壓器件組成，所以高壓器件需與低壓工藝兼容，和低壓器件集成到一起時可以實現自主隔離，采用基于SOI材料的工藝技術，生產成本往往很高[1～3]，因而迫切需要解決既能兼容普通半導體材料工藝又能達到相應技術性能要求的芯片設計及工藝問題。本文采用一種如圖1的結構，這種結構中NWELL而非N-外延層作為RESURF LDMOS的漂移區(qū)，為了更好地提高擊穿電壓，在漏、源區(qū)增加了場極板。對于RESURF LDMOS器件，漂移區(qū)的結構及場極板的設計是控制源漏擊穿電壓的關鍵。漂移區(qū)的長度、濃度、結深以及場極板的長度是影響LDMOS器件源漏擊穿特性的主要參數。所以在這里利用半導體工藝模擬軟件Athena和Atlas主要詳細研究了漂移區(qū)的長度、濃度、結深對器件擊穿的影響以及場極板對器件擊穿的影響，從而得到了700V nLDMOS主要的擊穿電壓參數。

圖1 700V LDMOS剖面圖

2 漂移區(qū)長度對器件擊穿電壓的影響

從圖1可看出，高壓部分主要由NWELL漂移區(qū)來承擔。漂移區(qū)的長度是決定器件擊穿電壓的關鍵參數之一，漂移區(qū)的長度越長，器件的擊穿電壓越高，但漂移區(qū)的長度太長，導通電阻增大，會使器件的驅動能力下降，所以需設計適當的漂移區(qū)長度，而當漂移區(qū)濃度適當時，漂移區(qū)全部耗盡，大部分漏電壓分布在整個漂移區(qū)，電場分布較均勻，所以漂移區(qū)各處的電場近似相等，根據公式：

式中Ldrift為漂移區(qū)長度， Elat為橫向結的平均電場，假設Pbase與NWELL橫向結的平均電場Elat為15V/μm[4]，根據（1）式，實現700V的擊穿電壓，初步確定器件的漂移區(qū)長度為45μm。在45μm附近進行拉窗口，漂移區(qū)的注入劑量為1×1012cm-2，得出長度與擊穿電壓的關系如圖2。從圖2可以看出，當漂移區(qū)長度較小時，擊穿電壓隨著漂移區(qū)長度的增加而變大，最后趨于一定值。產生的原因是：當漂移區(qū)濃度適當時，漂移區(qū)全部耗盡，大部分漏電壓分布在整個漂移區(qū)。當漂移區(qū)越長時，擊穿點由Si-SiO2界面處轉移到體內漂移區(qū)與襯底界面，因此漂移區(qū)與襯底界面平行，緩變結擊穿電壓將是管子擊穿電壓的上限[5]。但圖2中擊穿電壓曲線的趨向值卻遠小于這個上限，這是因為此處模擬的管子的柵比較長，管子處于關態(tài)時，柵電壓為0，而離其較近的漏端電壓卻為700V，兩者之間的電場強度很高，使得漏區(qū)表面在體內達到擊穿電壓之前已經擊穿。所以無限增大漂移區(qū)的長度對擊穿電壓的提升沒有意義，只會使漂移區(qū)電阻增大。實際芯片中的管子都是采用跑道型結構，因此管子所占用的面積平方倍增加。考慮到模擬的誤差，取漂移區(qū)的長度為50μm。

圖2 擊穿電壓隨漂移區(qū)長度變化的曲線

3 漂移區(qū)濃度對器件擊穿電壓的影響

漂移區(qū)與襯底之間不再是突變結，而是緩變結，這使得問題的分析更加困難。模擬中，假設溝道注入劑量為1×1012cm-2，漂移區(qū)長度為50μm，采用P注入，隨著注入劑量的變化，得到擊穿電壓隨漂移區(qū)注入劑量的變化曲線，如圖3所示。

圖3 擊穿電壓隨漂移區(qū)注入劑量變化曲線

由圖3可以看出，隨著注入劑量的增加，擊穿電壓先逐漸上升，在達到一個最優(yōu)值以后逐漸下降。從圖1的剖面圖可以看出，此器件的擊穿既有可能是Pbase與NWELL形成的結擊穿，也有可能是NWELL與襯底形成的結擊穿，由二者較低者決定。產生的原因是：當注入劑量很低、漂移區(qū)濃度很低時，漏端加的很高的反向電壓不但使漂移區(qū)全部耗盡，且向漏端延伸，使?jié)舛群芨叩穆﹨^(qū)也耗盡了一部分，此處較高的空間電荷濃度導致了較高的電場強度，很容易發(fā)生雪崩擊穿，因而降低了擊穿電壓。注入劑量較低時，漂移區(qū)的等壓線分布如圖4所示，靠近漏區(qū)的等壓線密度特別高，因而電場強度也非常高，因有場極板的作用，再加上有很厚的場氧，平行板的耐壓比擴散結的耐壓高很多，擊穿點在場極板末端下方的位置，擊穿點沒向源極移動。

圖4 注入劑量較低時漂移區(qū)等壓線分布

當注入劑量較高時，漂移區(qū)濃度很高，漂移區(qū)不能完全耗盡，漏端所加的反向電壓分布在很短的空間電荷區(qū)，耗盡區(qū)沒延伸至漏端處，在源端處等壓線密集，如圖5所示，電場的峰值因源極場極板的作用，在場極板下方處，因而擊穿點在源極場極板的下方。當注入劑量適當時，漂移區(qū)濃度正好使其本身耗盡到漏區(qū)邊緣，而沒耗盡到漏端。電壓均勻分布在整個漂移區(qū)，如圖6所示，此時的擊穿電壓最高，也就是圖3中的實線的峰值。考慮了模擬的誤差，所以取漂移區(qū)的注入劑量為1×1012cm-2。

圖5 注入劑量較高時漂移區(qū)等壓線分布

圖6 注入劑量合適時漂移區(qū)等壓線分布

4 漂移區(qū)結深對器件擊穿電壓的影響

當漂移區(qū)注入劑量為1×1012cm-2的磷離子時，改變推NWELL的時間，得到了不同的結深，結深與擊穿電壓變化關系曲線如圖7。從圖7可以看到，開始時隨著漂移區(qū)結深的增加，擊穿電壓增大，當結深超過3.231μm后，隨著結深的繼續(xù)增加，擊穿電壓略有下降。其原因為，當漂移區(qū)結深較小時，場強的最高點在圖1所示漏極的左端靠近表面處，隨著結深的增加，RESURF效應逐漸明顯，緩解了此處的場強，使得場強向體內延伸，擊穿電壓逐漸趨近最優(yōu)值，當結深很大時（大于3.231μm）時，場極板下等壓線彎曲程度變大，使Si-SiO2界面處的水平方向的場強變大，源極處場極板末端等壓線尤為密集，擊穿點由漏區(qū)左端表面轉移到了源極場極板末端表面處。所以選取NWELL推阱時間420min、溫度1200℃較合適。

圖7 擊穿電壓與結深的關系曲線

5 場極板長度對器件擊穿電壓的影響

場極板是提高器件耐壓的重要手段之一，它對表面電場具有較強的抑制作用，同時場極板的邊緣也是擊穿的一個影響因素。在漂移區(qū)注入劑量為1×1012cm-2、漂移區(qū)長度為50μm的情況下，在漏極場極板LP等于12μm時，得到了擊穿電壓與源極場極板的長度關系曲線，如圖8。當源極場極板為9μm時，得到了擊穿電壓與漏極場極板的長度關系曲線，如圖9。從圖8、圖9中可以看出，當場極板較短時，擊穿電壓較低，當源極場極板為9μm、漏極場極板達到11μm時，達到圖中的最高點，場極板再加長時，擊穿電壓下降。主要原因是：場極板較短時，漂移區(qū)不能完全耗盡，較高的電壓分布在較短的空間電荷區(qū)上，導致了較高的PN結峰值電場，更嚴重的是場極板的尖端產生的峰值疊加在PN結的峰值電場上，使器件容易失效。如果場極板過長，漂移區(qū)比較容易耗盡，但此時卻把場極板尖端引起的峰值電場引到了另一端，在漂移區(qū)的模擬中提到漂移區(qū)完全耗盡時，另一端有一個峰值電場，這兩個峰值電場疊加，很容易超過臨界電場，使器件擊穿。所以源極場極板為9μm，漏極場極板達到11μm，器件可以承受很高的電壓。

圖8 擊穿電壓與源極場極板的長度關系曲線

圖9 擊穿電壓與漏極場極板的長度關系曲線

6 確定最終參數

實踐工藝中，對漂移區(qū)濃度的控制是通過調節(jié)注入劑量和推阱時間來實現的。因此，對于相同的注入劑量推深阱，必然使漂移區(qū)濃度降低。由于二者具有相關性，在優(yōu)化器件性能的過程中，不能簡單地將前面曲線中的最優(yōu)值作為器件的最優(yōu)參數，經驗最優(yōu)值稍大于此劑量。這一點在劑量與長度的關系上體現得更明顯，漂移區(qū)長度一定，在某一注入劑量下達到最優(yōu)擊穿電壓，增大漂移區(qū)長度，擊穿電壓會升高，但卻不是此漂移區(qū)長度下的最優(yōu)值，繼續(xù)增大漂移區(qū)的濃度會得到更高的擊穿電壓，漂移區(qū)長度繼續(xù)增加，最優(yōu)擊穿電壓有一個上限，而這個上限受漂移區(qū)結深、濃度和襯底濃度的限制。在漂移區(qū)濃度較小時，由于漂移區(qū)完全耗盡，同時耗盡了漏區(qū)的一部分，漂移區(qū)結深越大，極限擊穿電壓越大；在漂移區(qū)濃度較大時，漂移區(qū)不能完全耗盡，極限擊穿電壓由漂移區(qū)和P-base的濃度決定，基本上不受結深的影響。隨著場極板的位置變化，漂移區(qū)的電場分布發(fā)生變化，因而影響漂移區(qū)的長度、濃度、結深對器件擊穿電壓的關系。通過上面的分析，很難找出精確的全局最優(yōu)解，因此只能采用迭代模擬方法搜索出一個能夠滿足設計要求的次優(yōu)解。首先將器件各個參數賦值（可以通過建模等方法得到），稱之為初始集合，然后每次固定初始集合中的其他變量，優(yōu)化其中的一個變量，找出此變量的最優(yōu)值后，將此值代替初始集合的原始值，然后再繼續(xù)優(yōu)化其他變量，往返循環(huán)幾次直到滿足設計要求。最終得到擊穿電壓的參數為：漂移區(qū)長度46μm，注入劑量1.2×1012cm-2，在1200℃下推阱430min，結深為3.3μm。漏極場極板的長度為10.5μm，源極場極板的長度為9.5μm。此器件的版圖如圖10，在CMOS工藝上流片驗證得到了器件的擊穿電壓為700V，滿足我們的設計要求。

圖10 nLDMOS版圖

7 結論

為了不增加器件成本，方便和低壓器件集成到一起時實現自主隔離，設計了700V nLDMOS器件的耐壓結構。利用專業(yè)軟件Athena和Atlas 700V nLDMOSFET對器件的耐壓結構（漂移區(qū)和場極板參數）進行了模擬。結果表明，器件的擊穿電壓隨漂移區(qū)長度的增加逐漸上升，最后趨于一個穩(wěn)定值。擊穿電壓隨漂移區(qū)結深的增加先是逐漸上升，然后由于擊穿點的轉移而略有下降；擊穿電壓隨漂移區(qū)濃度的增加先是上升，然后下降。擊穿電壓隨場極板長度先是逐漸上升，然后隨著長度的增加而略有下降。最后通過這些參數的優(yōu)化，利用迭代模擬法搜索出一個滿足設計的次優(yōu)解。

[1] Jongdae Kim, Tae Moon Roh,Sang-Gi Kim, et al. High-Voltage Power Integrated Circuit Technology Using SOI for driving Plasma Display Panels[J].IEEE Transactions on Electron Devices,2001,48(6):1256-1262.

[2] M.R.Lee,Oh-Kyong Kwon,S.S.Lee, et al. SOI High Voltage Integrated Circuit Technology for Plasma Display Panel Drivers[A].Power Semiconductor Device& ICs,ISPSD’99.Proceedings of the 11thInternational Symposium,1999:285-288.

[3] Kenya Kobayashi,Hiroshi Yanagiawa,Kazuhisa Mori,et al..High Voltage SOI CMOS IC Technology for Driving Plasma Display Panels[A].Proceeding of 10thinternational Symposium on Power Semiconductor Device &ICs,ISPSD’98,1998:141-144.

[4] Amato M,Rumennik V. Comparison of Lateral and vertical DMOS specific on – resistance[J].Electron Devices Meeting,31:736-739.

[5] 陳星弼. 功率MOSFET與高壓集成電路[M]. 南京：東南大學出版社，1990：289.