基于自適應高階補償CMOS帶隙基準源的設計

王宇星，姜盛瑜 ，吳 金

（1. 無錫科技職業學院，江蘇 無錫，214028；2. 海力士半導體中國有限公司，江蘇 無錫，214028；3. 東南大學無錫分校，江蘇 無錫，214135）

1 引 言

隨著集成電路的飛速發展，使得電壓基準被廣泛用于DC-DC、LDO、A/D、D/A 以及 DRAMS等混合電路中。其要求輸出電壓不隨電源電壓、工藝參數和溫度的變化而變化。在眾多基準電路中，帶隙基準（BGR）電路的研究最為廣泛[1～5]。高階補償方法主要有兩類:一種是分段線性補償[6]，結構相對簡單但精度有限；另一種是提取基準中PN結電流非線性量補償輸出電壓的非線性量[7]，理論上可達到理想的補償效果，但補償控制結構復雜，運放失調等非理想特性的影響使補償效果難以實現，可控性與穩定性不高。

本文采用基本的分段補償原理[8～9]，結合自適應負反饋控制結構，實現了一種結構簡單且精度高的非線性溫度電流補償結構，將基準溫度系數降低到1×10-6/℃以內。

2 高階補償原理與結構

2.1 工作原理

一階線性補償基準的溫度特性為圖1（a）所示的開口向上或開口向下的對稱分布，為實現高階補償降低一個數量級的溫度特性，最有效的方法是將一階線性補償的單峰極值變為高次補償下的多峰極值，從而降低基準電壓峰-峰值的變化量。為此需適當調節一階線性補償量，將原來位于溫區中點即常溫附近的峰值調整到溫區的高溫或低溫端，與此對應的另一端則通過自適應的高階補償形成另一個或多個峰值，通過控制非對稱的一階和高階補償關系，使寬溫區范圍內的紋波電壓變化均勻并趨于平衡。

圖1 電壓基準的補償溫度特性

以開口向下（上）的一階基準溫度特性為例，若一階基準在高溫段輸出偏大，如圖1（b）所示，則在低（高）溫段對輸出支路注入適量的負溫度系數電流或分流正溫度系數電流，以降低低（高）溫下的正溫度系數，形成低（高）溫區下輸出基準的局部峰值，并在整個溫區內形成雙峰輸出。同樣，若一階非對稱補償基準的低溫值偏大，如圖1（c）所示，則需在高（低）溫段注入正溫度系數電流或分流負溫度系數電流，以降低高（低）溫下的負溫度系數。電流的注入與分流在控制原理上是等效的，針對開口向下的輸出特性，合理配置一階非對稱補償的特性與不同補償起始點的電流微量控制，即可實現輸出“N”型或“M”型的二階補償輸出特性曲線。

圖2給出了基于以上原理實現的一種帶隙基準高階補償結構，電路的主體部分是基于運放控制的1.2V電壓模帶隙基準電壓，通過調節PTAT限流電阻和輸出支路電阻的比例關系，獲得圖1（a）所示開口向下的一階基準補償特性。當采用二階補償時，補償結構如圖1（c）所示，應先通過調節電阻比例得到圖1（b）中開口向下的一階帶隙基準非對稱特性（實線部分），隨后通過附加的Mn管的補償作用，實現二階補償特性。

圖2 電壓模基準補償電路

2.2 高階補償結構

在曲率補償原理的基礎上，利用分段補償的原理，將全溫度范圍劃分為若干個子區間分段進行補償[10]，采用如圖3所示的自適應高階補償輸出結構，補償管分裂成等區間個數的若干個NMOS管。

圖3中Mc補償管的柵電位可在Vref電壓附近靈活調節，當VG＞Vref時，補償管的正溫度系數電流調節作用增強；相反，當VG＜Vref時，負溫度系數電壓調節作用減弱。此外，圖3中Mc1與Mc2兩個高階補償NMOS管的協調配合，可獲得兩個不同高溫起點下負溫度系數補償作用的疊加，實現高階補償特性。

圖3 自適應高階補償控制結構

3 仿真驗證與分析

本電路運用 Cadence Spectre工具，采用CSMC 0.35μm、3.3V CMOS工藝，在-40℃＜T＜125℃范圍下進行仿真。

電路補償是通過并聯Mn管來實現的，補償管溫度特性測試如圖4，Mn管閾值電壓為負溫度特性，VGS采用高于基準電壓的柵壓驅動而具有正溫度特性，由此形成Mn正溫度系數電流如圖5所示。由于Mn 管VGS與VTN之間的有效驅動電壓隨溫度下降而減小，因此當溫度下降到某一臨界點時，Mn截止。調節Mn管的柵源電壓，Mn的補償作用在整個溫區內有效。

圖4 Mn補償管VGS、VTH溫度特性

圖5 Mn補償管的電流溫度特性

從圖4可見Mn管開啟很早，全溫區補償，由于Mn管補償電流隨溫度增加不斷上升，流過并聯Rn的電流正溫度系數減小，輸出電壓降低，并且一階非對稱曲線高溫段正溫度系數的減小程度遠大于低溫段。

補償技術后，在-40℃～125℃的溫度范圍內，基準電壓溫度系數在五個工藝角下為：0.984×10-6/℃、7.245×10-6/℃、10.17×10-6/℃、4.741×10-6/℃、1.405×10-6/℃。

如圖7所示，tt模型下補償后PSRR在低頻100Hz為-60.82dB，10kHz為-29.59dB。電源電壓在0～3.3V范圍內變化，輸出基準電壓與電源電壓關系如圖8所示。當電源電壓在2.3V～3.3V范圍內變化時，輸出基準值為1.3V，其電壓值波動為4mV/V。

4 結束語

圖6 不同工藝角溫度特性曲線

圖7 基準電壓PSRR特性曲線

圖8 基準電壓隨電源電壓變化特性

本文提出了一種新的電壓基準高階補償方法。采用分段補償控制，同時利用輸出支路內部自適應負反饋控制，通過在低溫段和高溫段分別注入或分流不同溫度系數的電流，將一階線性補償的單峰極值變為多峰極值，將輸出電壓的變化范圍降低到幾十微伏的量級。與傳統的高階補償基準電路相比，新的自適應高階補償結構對溫度系數的改善十分明顯。基于CSMC 0.35μm CMOS工藝的仿真結果表明，3.3V工作電壓下，電壓模基準在-40℃～125℃溫區范圍內輸出電壓變化幅度只有4mV，溫度系數僅為0.98×10-6/℃，在高精度低成本方面具有明顯的技術優勢。

[1] Piero Malcovati ,Franco Maloberti ,Carlo Fiocchi，et al.Curvature-Compensate BiCMOS Bandgap with 1 V Supply Voltage[J] . IEEE Journal of Solid-state Circuit,2001,36 :1076-1081.

[2] Piero Malcovati ,Franco Maloberti ,Carlo Fiocchi，et al.Curvature-Compensate BiCMOS Bandgap with 1 V Supply Voltage[J] . IEEE Journal of Solid-state Circuit,2001,36 :1076-1081.

[3] Andrea B. Op-Amps and startup circuits for CMOS bandgap reference with near I-V Supply[J].IEEE Journal of Solid-Static Circuits,2002,37(10):1339-1343.

[4] Gray P R, Meyer RC., Zhou Ninghua, Chen Yousong ,trans.Analysis and Design of Analog Integrated Circuits[M].Beijing: Higher Education Press,2003.

[5] K N Leung, P K T Mok, C Y Leung. A 2-V 23-μA -5.3×10-6/℃ curvature- Compensated CMOS Bandgap Voltage Reference[J]. IEEE J. SSC, 2003, 38(3) : 561-564.

[6] H. L. Wang, X. Q. Lai, Y. S. Li, et al. A Piecewise-Linear Compensated Bandgap Reference[J]. Chinese Journal Of Semiconductors, 2004, 25(7): 771-777.

[7] P. Malcovati, F. Maloberti, C. Fiocchi,et al.. Curvature-Compensated BiCMOS Bandgap with 1-V Supply Voltage[J]. IEEEJSSC,2001, 36(7): 1076-1081.

[8] Gabriel A. Rincon-Mora, Phillip E. Allen. A 1.1V Current-Mode and Piecewise-LinearCurvature-Corrected andgap Reference[J]. IEEE Journal of Solid-State Circuits,1998,33(10): 1551-1554.

[9] 鄭朝霞，鄒雪城，等. 一種高精度易擴展的分段線性補償帶隙基準源[J]. 微電子學與計算機，2008，25（8）：33-36.

[10] T. Jiang, H. Z. Yang. Bandgap Reference Design by Means of Multiple Point Curvature Compensation[J].Chinese Journal of Semiconductors, 2007, 28(4):490-495.