新型的嵌入式存儲器測試算法

官楓林，習友寶

（電子科技大學 電子工程學院，成都610000）

引 言

隨著微電子產業日新月異的發展，ⅠC設計的規模與集成度越來越大。SoC是現階段ⅠC設計的標準結構之一，通常由CPU核、存儲器、邏輯電路、各種外設及接口組成，而存儲器通常占據芯片的絕大部分。常用的嵌入式存儲器有ROM、Flash、SRAM、DRAM等。典型的存儲器的基本結構如圖1所示，存儲器主要由地址線、數據線、控制線、地址譯碼器、存儲單元陣列、輸入／輸出電路、讀出放大器、寫驅動電路等部分組成。

圖1 存儲器的基本結構

嵌入式存儲器的測試主要分為3類［1］：

① 直流參數測試（DC Parameter Testing）——校驗工作電流、電平、功率、扇出能力、漏電流等參數特性。

② 交流參數測試（AC Parameter Testing）——檢測建立時間、保持時間、訪問時間等時間參數特性。

③ 功能測試（Functional Testing）——測試存儲器件的邏輯功能是否正常，對存儲單元、讀出放大器、寫驅動等產生的物理故障進行檢測。

本文主要討論第3類中嵌入式存儲器的功能測試。

1 采用的方法

現有的嵌入式存儲器測試算法都是直接對存儲器內部單元直接測試［2］，所用的算法在測試復雜度和故障覆蓋率之間難以找到一個平衡點。本文介紹的方法采用外圍互連線測試和內部單元結合的測試算法，摒棄了以往只是測試內部單元的算法，提高了測試效率，故障覆蓋率也有所提升。

外圍互連線測試：假設存儲器本身功能正常，控制線也總是可控的，故障只是由于器件裝配引起的，需要對存儲器的地址線和數據線可能的短路和開路故障進行測試。

內部單元測試：對存儲器的譯碼、讀寫等功能進行測試。

兩種測試的目的不一樣。內部單元測試的目的在于判斷內存單元的好壞，所以在程序設計中只要發現故障就可以終止退出，同時報告發生故障的內存單元；外圍互連測試的目的不僅僅在于發現故障，而且還要求能對故障進行精確定位。所以在算法設計中需要將這兩步測試過程按順序執行完畢。

2 嵌入式存儲器測試的故障模型

對故障機理進行分析，建立相應的故障模型是產生算法的前提。

2.1 外圍互連線測試的故障模型

對于外圍互連線，本文采用的是固定故障模型，固定故障也是存儲器外圍互連線的主要故障。固定故障模型包括固定邏輯故障、固定開路故障和橋接短路故障。固定邏輯故障是指由于物理缺陷，數據線或者地址線的狀態不受輸入的控制，綁定到邏輯0或者1狀態，包括 S－A－1（Stuck－at－1）和 S－A－0（Stuck－at－0）故 障。而在外圍互連線測試中，固定開路故障和橋接短路故障往往可以等價于S－A－0或S－A－1的固定邏輯故障，在此不作贅述。

2.2 內部單元測試的故障模型

對于內部單元，除了上文提到的類似的固定邏輯故障和固定開路故障模型，還有狀態轉換故障（transition fault）、數據保持故障（data－maintaining fault）、狀態耦合故障（coupling fault）和多重寫入故障（multiple access fault）等［4－5］。

狀態轉換故障：0→1或1→0的狀態轉換至少有一個不被正確執行。

數據保持故障：存儲單元無法保持一個邏輯值持續一定的時間。

狀態耦合故障：當且僅當單元j處于某一個特定狀態y（y∈｛0，1｝）時，單元i總是為某一個確定值x（x∈｛0，1｝），則稱單元i耦合于單元j。耦合關系不一定具有對稱性，也就是說單元i耦合于單元j，并不一定單元j也耦合于單元i。

多重寫入故障：對單元i寫入x（x∈｛0，1｝）導致單元j也寫入了x，則稱單元i有多重寫入故障。多重寫入故障不一定具有對稱性。

3 存儲器的測試算法

目前存儲器的測試算法中比較著名的有March算法及其各種變種算法、Gallop算法，這些算法太過復雜，測試效率不高［5］。本文所提出的算法不僅故障覆蓋率能夠達到實際應用標準，而且測試效率有明顯提高。

3.1 外圍互連線的測試算法

存儲器外圍互連線包括控制線、數據線和地址線。對于控制線的測試沒有比較規范的測試方法，但是如果控制線存在故障，存儲器基本無法正常工作。一般而言，控制線的故障在對數據線和地址線的簡單測試中就能被發現，所以不作專門測試。

數據線和地址線的測試的目的不只是發現故障，更主要的是精確定位故障以便很容易地進行修復或更換。采用“三步法”，該算法不僅能夠精確地定位故障，而且還能區分固定邏輯故障和橋接短路故障這兩種不同類型，具體算法如表1所列。

表1 外圍互連線測試“三步法”

第一步測試數據線是否存在開路故障和固定邏輯故障，第二步測試數據線是否存在短路故障，第三步測試地址線是否存在開路或短路故障。在第二步測試結束時進行數據線故障診斷，在第三步測試結束時進行地址線故障診斷。

3.2 內部存儲單元測試算法

內部單元的測試算法［2］有Checkboard測試、MSCAN算法、March算法、GALPAT、跨步法等算法，本文對內部存儲器單元進行測試，采用如圖2所示的棋盤和跨步相結合的算法，在檢測數據單元時采用棋盤圖形，在檢測地址譯碼時采用跨步圖形，將棋盤測試法和跨步法各自的優點合二為一。

圖2 棋盤跨步相結合算法

4 測試結果

將本文所涉及的算法進行測試效率與故障覆蓋率的分析，并將結果進行比較，如表2所列。其中d為地址線數目，n為數據線數目，M為待測存儲器空間大小，一般M＝2d。從表中可以看出這些算法的測試效率比典型的March算法效率高很多，三步法的測試復雜度只有4（n＋d＋1），棋盤跨步相結合的算法的測試復雜度也有5M，在故障覆蓋率也滿足應用要求，完全可以為實際項目所采用。

表2 各種測試算法比較

［1］高成，張棟，王香芬.最新集成電路測試技術［M］.北京：國防工業出版社，2009：66－67.

［2］雷紹聰，邵志標，梁峰.超大規模集成電路測試［M］.北京：電子工業出版社，2008：285－291.

［3］范志翔.存儲器內建自測試及內核功能測試研究［D］.南京：東南大學，2006.

［4］李吉.確定性邏輯內建自測試技術研究［D］.北京：中國科學院研究生院計算技術研究所），2005.

［5］張曦，朱一杰，俞軍.一種優化的Flash存儲器測試算法［J］.微電子學與計算機，2004（5）.

［6］VAN de G.Using march test to test SRAMs［J］.ⅠEEE Design ＆ Test of Computers，1993，10（1）：8214.