基于CPLD的PIC32單片機大容量存儲系統設計

楊曉明，李永紅，晉玉劍，王恩懷

（中北大學 信息與通信工程學院，山西 太原 030051）

0 引言

美國微芯（Microchip）公司推出的32位單片機PIC32具有256～512 kbyte的閃存和64～128 kbyte的SRAM存儲器。由于其端口數目、內部定時器和中斷源數目有限，單獨使用PIC32作為存儲系統的主控部分，會占用較多芯片資源，所以要實現大容量數據實時存儲的目的，就需要進行Flash存儲擴展。系統選用CPLD作為Flash存儲擴展部分的控制核心，利用CPLD控制電路時序邏輯，并由單片機發出讀、寫及擦除指令，這樣不僅可以使單片機和CPLD的功能得到充分發揮，還可以提高系統的穩定性以及整體性能并簡化系統設計。試驗結果表明，基于CPLD設計的PIC32單片機大容量存儲擴展系統可以實現數據實時、準確的存儲，具有傳輸速度快、使用方便的特點，在數據存儲、采集、傳輸等領域具有廣泛的應用前景。

1 總體設計思路

1.1 系統組成

存儲系統由PIC32單片機、CPLD芯片和Flash閃存3部分組成。系統所要實現的功能是：數據采集部分將實時得到的數據信號傳輸到PIC32單片機，單片機向CPLD發出數據存儲命令、地址和數據，再由CPLD控制將地址、數據實時存儲于Flash閃存中。試驗結束后，單片機發出讀取指令，再經由CPLD控制部分從Flash中將數據讀出并傳輸到單片機，通過計算機串口上傳至計算機作進一步的分析處理。圖1所示為系統組成框圖。

CPLD內部采用模塊化設計原則，分別建立PIC32接口模塊、FIFO模塊和Flash讀寫模塊。FIFO由CPLD片內配置編寫，這樣既可以最大化地利用CPLD內部資源以實現系統微型化，又可以節省使用外部FIFO芯片的成本。CPLD選用Altera公司MAXII器件系列中的EPM240T100C5芯片，MAXII系列是一種非易失性、即用性可編程邏輯系列，具有CPLD中單個I/O管腳最低成本及最小功耗。Flash存儲器選用三星公司的K9K8G08U0A。

1.2 閃存K9K8G08U0A介紹

Flash存儲器具有非易失性、體積小、重量輕、抗震動、低功耗、高性能等特點[1]。目前，Flash的生產廠商主要有三星，Hynix，Micron，ST，東芝等[2]。本文選用的是三星公司的K9K8G08U0A芯片，它采用2.7～3.6 V供電，容量為1 Gbyte，硬件接口比較簡單，命令、數據和地址經統一的I/O端口傳輸，可在25 ns內讀出其數據寄存器中的單字節數據。圖2為K9K8G08U0A陣列組織，存儲區被分為8 192個相對獨立的塊，每塊分為64頁，每頁2 112 byte，CPLD通過列地址和行地址對每一個字節進行訪問。K9K8G08U0A內有一個1頁（容量2 112 byte）的數據寄存器，向Flash寫入數據先是向數據寄存器寫入。K9K8G08U0A頁編程（寫）操作流程為：首先寫入命令80H和地址，再寫入數據，頁編程結束需確認10H命令后再將寄存器中的數據寫入存儲區，待完成寫入后，需讀取寄存器以判斷寫入操作是否成功。若寫入失敗則為壞塊。讀操作流程：先寫入命令00H以及要讀取頁的地址，再寫命令30H，將行地址所指定的頁中的數據傳輸至數據寄存器，進行ECC校驗，校驗成功后，則在寫信號作用下從指定的列地址開始讀至此頁末尾，否則進行錯誤檢查[3]。

2 硬件接口設計

存儲控制系統硬件接口設計如圖3所示。

各管腳功能如下：

1）MPMD[0...15]為數據、地址、命令輸入輸出總線；

2）MPMRD/WR為讀寫信號，讀寫選通合并為一根控制線；

3）MPMENB為讀寫控制線，負責決定何時執行讀/寫操作；

4）MPMAL為地址鎖存使能，負責鎖存數據的地址；

5）MPMCS為片選信號線，高電平有效；

6）MPMINT為外部中斷源控制，在允許中斷的情況下，將在每完成一個讀或寫周期時產生中斷；

7）BUSY1和BUSY2為設備運行“忙”狀態指示，在進行任何讀或寫操作時，除了操作的最后一個周期，BUSY位都被置高；

8）FLASHDT[0...15]為數據、地址和命令復用的8位輸入輸出總線；

9）WE為寫使能信號，將命令、地址、數據鎖存到芯片內部；

10）ALE為地址鎖存使能信號，用于控制外部地址鎖存到芯片內部；

11）CLE為命令鎖存使能信號，用于控制外部命令鎖存到芯片內部；

12）CE為片選信號，若沒有檢測到CE信號，則芯片保持待機模式；

13）RdEnable為讀使能信號，允許輸出數據至緩沖器，下降沿有效；

14）BUSY指示芯片工作狀態，如果芯片忙，則信號變低。

3 存儲系統仿真分析

CPLD程序在QuartusII 9.0軟件環境下調試，使用VHDL語言編寫（由于篇幅限制，本文不給出程序部分，想參考程序者可向作者索取）。圖4所示為QuartusII 9.0編程的頂層模塊圖。fosc為系統時鐘，由片外時鐘產生電路提供，頻率為40 MHz，負責提供系統所需的時鐘發生信號；reset為重置信號；earse_en為擦寫使能信號，負責使能Flash的擦寫功能；earse_ok為擦寫完成信號；ad?dwr負責向Flash寫入地址，只有寫入地址成功后數據寫入才有效。

1）寫操作過程。PIC32單片機在接收到測試數據后，先通過wrfifo dc2向lpm fifo dc2發出寫地址信號，此寫地址信號由rdfifo dc2傳輸至Flash，寫入的地址信息由addwr傳輸。待地址寫入完成后，單片機再向fifo dc2發送寫數據命令，Flash收到命令后，數據由dataout輸出并在flashdatain口寫入Flash。

2）讀操作過程。PIC32單片機在發出讀取地址命令后，經所要讀取的地址由addrd傳輸給Flash，具體地址上的數據在發出讀取命令后，由flashdataout口輸出并在da?tain輸入單片機。

在這里要注意，對FIFO的讀寫是在發出讀寫信號wrreq和rdreq后由時鐘信號wrclk和rdclk控制，并嚴格按照lpm fifo的讀寫時序進行，圖5為FIFO讀寫時序圖。

由QuartusII 9.0軟件進行仿真，得到Flash的讀、寫操作時序波形圖，如圖6和圖7所示。將得到的時序波形圖與三星公司K9K8G08U0A數據手冊上讀寫時序圖對照，可以看到讀寫仿真波形滿足設計要求，可以實現讀、寫邏輯功能，系統設計方案切實可行。

4 小結

本文介紹了基于CPLD的PIC32單片機大容量存儲系統的設計方法，詳細闡述了CPLD模塊化系統設計方案，通過得到的讀寫時序仿真圖驗證了系統設計的正確性與可行性。該系統在實踐中成功應用在某項目的系統測試適配器設計中，并成功實現數據的存儲與讀取。試驗結果證明，合理應用CPLD技術和Flash大容量存儲器，可以大大提高系統設計的靈活性與可靠性，并很好解決大容量測量數據存儲容量的問題。

[1]鄭文靜，李明強，舒繼武.Flash存儲技術[J].計算機研究與發展，2010（4）：716-726.

[2]鐘頤華，王興東，余松煜.基于NAND Flash的超高速視頻存儲技術研究[J].電視技術，2007，31（7）：33-36.

[3]于文峰.大容量存儲器K9K8G08U0A在海洋內波測量系統中的應用[J].水雷戰與艦船防護，2009（4）：26-29.