一種基于ARM的遠程監控系統的設計與實現

唐文俊 李維波 賀洪 饒金

（海軍工程大學艦船綜合電力技術國防科技重點實驗室，武漢 430033）

1 引言

隨著以太網朝著高速方向發展并借助交換技術、全雙工工作方式的融入以及嵌入式技術的步發展，極大地推動了以太網技術在工業控制領域中的廣泛應用。由于嵌入式系統具有體積小、功耗低、可靠性高以及面向行業應用的突出特點，大量應用于國防軍事、消費電子、網絡通信、工業控制等多個領域。ARM和 FPGA是嵌入式領域應用非常廣泛的微處理器，ARM在順序執行和事務處理方面功能強大，FPGA的 I/O口豐富、處理數據的速度高能力強，將它們有機結合起來構建嵌入式采集系統，就兼具各自的優點[1]。

本文闡述一種基于ARM和FPGA的遠程監控系統，分別從硬件選型和軟件編程兩方面進行論述，并借助實驗驗證該系統的有效性和合理性。

2 硬件電路的設計

圖1表示基于ARM和FPGA的監控系統的總體框圖，它主要由信號采集處理板、交換機和上位機等幾個重要部分組成。

圖1 監控網絡結構圖

由于信號采集處理板是整個監控系統的核心，起到了承上啟下的關鍵作用，一方面它將完成底層信號的獲取和預處理，另一方面它將對這些信號進行后續處理并上傳給上位機，本文將重點介紹這部分內容。

2.1 信號采集處理板

信號采集處理板的硬件架構如2所示，它由ARM 和 FPGA兩個微控制器構建而成，其中ARM作為整個處理板的主控單元，完成讀取存儲器數據、A/D采樣、并與FPGA和上位機之間的通信等功能；FPGA則主要對來自光電轉換獲得的數字量進行數字濾波、采集和存儲等重要操作。

圖2 信號采集處理板的硬件架構圖

信號采集處理板的 ARM 選型為 TI公司的LM3S9B92。它是基于 ARM? Cortex-M3?技術的一款32位高性能的微控制器，在80 MHz的時鐘頻率時可以達到100 DMIPS(每秒百萬條指令)的處理能力，相對于當前的 8位和16位微處理器（MCU）的水平，具有突出的優勢，同時具有Cortex-M3和Thumb-2指令集。其中Thumb-2技術可以使16位和32位的指令并存，帶來了代碼密度和性能的最佳平衡，Thumb-2比純32位代碼占用少26%，同時使得性能提升25%，有效降低系統成本。

另外，LM3S9B92片內資源非常豐富，它集成了高速外部并行總線接口（EPI接口），支持8位/16 位/32 位專用并行總線，便于連接片外設備或存儲器，并支持直接存儲器訪問控制器(DMA)、時鐘控制、片外 FIFO 緩沖等功能，可實現高效的數據傳輸；它集成了10/100M以太網的MAC和PHY模塊，只需要外接一個網絡變壓器芯片，就能實現以太網功能（目前一般的微處理器還不具備該功能），如圖2所示。與此同時支持 IEEE1588精確時間協議，為每個單獨的數據包提供高精度時間戳，該以太網控制器還支持DMA高效數據傳輸，能夠有效提高通信速率。

第三，LM3S9B92 微控制器內置了一個DMA，該DMA控制器所提供的工作方式能夠降低Cortex-M3處理器參與數據傳輸任務，從而更加高效地使用內核以及總線帶寬，它還能夠自動執行存儲器與外設之間的數據傳輸，片上每個支持DMA 功能的外設都有專用的DMA 通道，通過合理的編程配置，當外設需要時能夠自動在外設和存儲器之間傳輸數據；LM3S9B92 微控制器還集成了兩個10位的A/D模塊，支持16個I/O接口，并且內置溫度傳感器，A/D模塊包含4個可編程的序列發生器，無需控制器干預即可自動完成多個模擬量的采樣，每個采樣序列發生器都可靈活配置其模擬量、觸發事件、中斷產生和序列發生器的優先級[2]。

FPGA微控制器采用 Altera公司的 Cyclone系列的EP1C3T144I7N，它有接近3000個邏輯單元、13個M4k RAM模塊，共有104個用戶可用I/O接口，支持66MHz、32位PCI接口，它有兩個PLL模塊能夠提供時鐘倍頻和移相功能，它同時也支持外部的存儲器接口，可以外部擴展SDRAM、SRAM、FLASH等存儲器，因此它是一款性價比較高的處理芯片[3]。

2.2 ARM、FPGA和SRAM之間的接口

ARM作為主控制器，控制 FPGA完成信號的采集和存儲等功能，它們之間的通信效率會直接影響控制器的性能，本文特別采用總線形式，并在總線上掛一個SRAM緩存數據，便于提高數據傳輸效率，它們之間的接口關系如圖3所示。

分析圖 3得知，該總線包括三種總線，即ARM與FPGA的總線，ARM與SRAM的總線以及FPGA與SRAM的總線。圖3中AB[0-19]表示20位地址總線；DB[0-7]表示 8位數據總線；CLK/OEn表示時鐘或使能信號，當操作FPGA時，CLK/OEn配置為時鐘信號，當操作 SRAM時，CLK/OEn配置為使能信號，作使能信號時是低電平有效；WRn為寫信號且低電平有效；RDn為讀信號且低電平有效；CS為片選信號且高電平有效；INT為FPGA向ARM發出的中斷請求信號，以應對特殊情況時請求ARM進行干預處理。

圖3 ARM、FPGA和SRAM的接口關系

2.3 FPGA的編程配置

由于該監控系統需要處理模擬量和數字量，而數字信號的頻率又各不相同，為了與這種特點的數字量相適應，需要采用靈活的可編程方法來配置FPGA的接口和相應的處理模塊，其配置功能如圖4所示，它包括以下幾個重要模塊：

1） 數字濾波模塊：對輸入量進行濾波處理，本文采用了 FIR濾波方式；2）高頻數字信號采集模塊，完成高頻數字信號的分頻和采集功能；3）低頻信號采集模塊，用于采集頻率不高的數字信號；4）定時計數模塊，用于按照要求的頻率采集數據；5）數據處理模塊，用于完成所有輸入數據的處理和控制數據塊的讀/寫前的操作；6）數據緩存模塊，用于對數據塊的存儲操作；7）SRAM的讀/寫模塊，完成數據的讀入和寫入 SRAM 功能；8）中斷產生模塊用于完成 FPGA的中斷申請；9）命令/數據分析處理模塊，完成 ARM 的控制響應和與ARM的通信操作。

3 系統軟件設計與實現

軟件設計主要包括ARM實現TCP/IP協議并與上位機通信，控制FPGA實現采集存儲等工作。FPGA程序設計采用Verilog語言編寫，在Quartus II 8.1環境下實現，并在ModelSim-Altera 6.3環境下進行了功能仿真和時序仿真。ARM程序設計在IAR6.1環境下實現，主要包括以下三部分：一是TCP/IP協議棧的實現；二是ARM完成模擬信號的采集；三是與FPGA和SRAM的通信。本文主要介紹ARM程序的實現方法。

圖4 FPGA的功能模塊的配置

3.1 TCP/IP協議棧的實現

TCP/IP協議棧實際上是一個協議族，主要由負責對不同網絡進行互聯的 IP協議和檢測網絡傳輸中差錯的傳輸控制TCP協議組成，但是它的代碼體積龐大、CPU耗時多給處理器帶來了一定的困難，隨著嵌入式以太網技術的快速發展，國外推出了不少輕量級的TCP/IP協議，如LwIP、uIP等，針對工程的實際需要，本文選擇了LwIP協議。

LwIP是瑞士計算機科學院(Swedish Institute of Computer Science)的 Adam 、Dunkels等開發的一套用于嵌入式系統的開放源代碼 TCP/IP協議棧。LwIP的含義是Light Weight(輕型)IP協議。LwIP可以移植到操作系統上，也可以在無操作系統的情況下獨立運行。LwIP TCP/IP實現的重點是在保持 TCP協議主要功能的基礎上減少對RAM的占用，一般它只需要幾十kB的RAM和40kB左右的ROM就可以運行，這使LwIP協議棧非常適合嵌入式系統中使用。LwIP的主要特性有：

(1)支持多網絡接口下的IP轉發。

(2)支持網際間控制報文協議ICMP（Internet Control Messages Protocol）協議。

(3)包括實驗性擴展的UDP協議（用戶數據報協議）。

(4)包括阻塞控制、RTT估算和快速恢復和快速轉發的TCP協議（傳輸控制協議）。

(5)提供專門的內部回調接口（Raw API），用于提高應用程序性能。

(6)多線程情況下，具有可選擇的 Berkeley接口API，支持動態主機配置協議（DHCP）和動態分配IP地址[4-6]。

由于系統傳輸的數據比較大，對速度也有一定的要求，對數據的準確性和穩定性要求很高，所以采用無操作系統的LwIP的TCP協議建立高效可靠的鏈接來保證數據傳輸的質量，上位機與信號采集處理板采用客戶機/服務器的模式進行通信。軟件設計的主要工作是LwIP的移植和TCP協議處理后的數據處理，其流程如圖5所示，它為面向連接的客戶機/服務器通信流程圖，圖6表示處理數據包的流程圖[7-9]。

圖5 面向連接的客戶機/服務器通信流程

圖6 數據包的處理流程圖

3.2 ARM完成模擬信號的采集

針對溫度、電壓等模擬信號，采用 ARM自帶的16通道ADC進行采集，本文選用的ARM能夠達到10位的轉換精度和1M次每秒的采集速率，完全能夠滿足采集要求，而且支持硬件過采樣技術，能夠對采集結果進行多達64個采樣取平均值，能很好的提高采樣的精度。圖7表示模擬量采集的流程圖。

圖7 模擬量采集流程圖

圖8 ARM與FPGA的通信流程圖

2.3 與FPGA和SRAM的通信

FPGA在硬件處理方面具有獨特的優勢，并且硬件實現是并行處理模式，配置50 MHz的時鐘能滿足很高的性能要求和時序要求，本文采用ARM控制 FPGA采集的處理方式，并且采用總線形式，同時數據存儲使用外部的SRAM作為存儲，減少了FPGA的負荷用時拓展了存儲空間，很好的提高了監控的數量和質量。圖8表示ARM與FPGA的通信流程，圖9表示FPGA對SRAM進行讀操作的基本步驟。

圖9 ARM對SRAM進行讀操作

4 測試結果

按照上述硬件和軟件的設計，通過軟件調試成功后，并對軟硬件進行實驗驗證，圖10表示本采集系統的實物圖，中間部分為信號采集處理板，它采集晶閘管的導電極溫度，并通過以太網的方式發送給上位機，上位機采用網絡調試助手，通過設置協議類型、IP地址和端口號進行網絡連接，圖11表示實驗測試結果[10]。

圖10 采集系統實物圖

5 結論

對基于ARM+FPGA的遠程監測系統，從硬件和軟件兩部分進行了研究，由于該系統采用了無操作系統的精簡 TCP/IP協議，能夠實現遠程監控，且該系統具有成本低、占用資源少、功能完善、操作方便、易于擴展等特點，可用于現場遠距離測試多種數據量，并易于通過網絡進行快速級聯，具有較強的推廣價值。

圖11 上位機測試結果圖

[1]陳積明, 王智, 孫優賢. 工業以太網的研究現狀及展望 [J]. 化工自動化及儀表, 2001, 2(28): 7-10.

[2]Stellaris LM3S9B92 microcontroller datasheet. texas instruments incorporated.

[3]Cyclone device handbook, Volume 1. Altera Corporation.

[4]邱維寶, 傅星, 鄔泳. 基于以太網的信號發生與采集控制系統的研究[J]. 電子技術應用, 2006, 11:77-79.

[5]Adam Dunkels. Design and Implementation of the LwIP TCP/IP Stack [M]. Swiss: Swedish Institute of Computer Science, 2001

[6]張海波, 胡大可. 低成本高速率傳感器網絡的設計實現 [J]. 傳感技術學報, 2010, 23(5): 732-738.

[7]范建華.TCP/IP詳解卷 1: 協議 [M]. 北京: 機械工業出版社, 2000.

[8]Douglas E. Comer. 用 TCP/IP進行國際互聯 [M].第一卷:原理協議與結構(第 5版), 北京: 電子工業出版社, 2007.

[9]Douglas E. Comer, David L. Stevents.用 TCP/IP 進行國際互聯[M]. 第二卷:設計實現與內核：第三版.北京:電子工業出版社, 2001.

[10]李維波,饒金，賀洪. 晶閘管脈沖功率開關保護參數優化計算及其影響特性[J]. 高電壓技術, 2009,35(12): 3099-30105.