改善放大器電路電源抑制比的方法

龍芬，丁林

(1.咸寧職業(yè)技術學院機電工程系，湖北咸寧437100;2.中南民族大學計算機科學學院，湖北武漢430074)

在實際應用一個電路時，噪聲和波動常會在不知不覺時被引入到供電電壓中，從而影響輸出端電壓。為此，要使電路穩(wěn)定，就必須消除或抑制這些噪聲。基于這個原因，弄清楚由供電電壓導致的噪聲，在輸出端是如何表現的以及如何測量并削弱這些影響輸出的噪聲是必要的。

PSRR是電路抑制來自于電源噪聲能力的量化術語。它被定義為輸入端到輸出端的增益與電源到輸出端增益的比值，即

這里，A(s)=輸入端到輸出端的增益=Gm×Rout;AP(s)=電源到輸出端的增益=GMP×Rout。

因此

這里，Gm為輸入信號跨導;GMP為電源跨導。

1 改善PSRR的方法

為減小電源波動對輸出端的影響，Gm必須增加而GMP必須減小。理想情況下，要完全排除電源波動的影響，就要使Gm無限大，而GMP為0。文中介紹了共源共柵技術，負反饋技術和采用附加電路。3種改善放大器電路PSRR的方法，并進行了仿真驗證。

通過從VDD到輸出端能夠反方向影響電源波動的負增益改善PSRR，從而反映到放大電路的輸出端。共源放大器為應用這一技術提供了支撐，結果已被證實。

2 共源共柵技術

2.1 簡介

共源共柵技術，盡管增加了放大器的輸出阻抗Rout，卻也極大地增加了放大器電路的增益。然而，從電源VDD到輸出端的增益仍然為1，與共源放大器相同。這樣，共源共柵技術改善了PSRR，由于它增加了輸入端到輸出端的增益，而保持電源到輸出端的增益為常數。

對于共源電路

這里Rout=RonRop

對于多級共源共柵電路

然而，和共源放大器相比，共源共柵也帶來了輸出擺幅和3 dB頻率點減小的不足。輸出擺幅減小是由于Vds輸出擺幅值要求較低。由于輸出能力增加，輸出端的頻率點左移而導致3 dB頻率的減小。

2.2 電路

共源電路如圖1所示，它由一個PMOS管作為負載，以負載MOS管的偏置電路來估計放大器的PSRR。一個30 μA的電流源被用做放大器的偏置。這個共源放大器的增益可以仿真到3 dB頻率為5.43 MHz時的356。由于電源端的增益AVDD為1，因此PSRR仍然為356。

多級共源放大器如圖2所示，它包括共源共柵NMOS晶體管M1和M2。這些晶體管的偏置電壓由鏡像電流源產生，并由M1分流。30 μA的電流源被用來匹配共源放大器的偏置。盡管負載器件只包含單級MOS，沒有級聯，但放大器的增益為722，是原來的2倍。然而，由于輸出阻抗增加，3 dB點的頻率減小到3.57 MHz。

2.3 仿真結果及輸出曲線

圖3 共源放大器的PSRR曲線

在共源電路里，可看到AVDD=1。這意味著波動從電源VDD無衰減的傳遞到輸出端，由此發(fā)現PSRR=放大器的增益，因而為了增加電路的PSRR，這一技術更趨向于增加電路的增益。然而，該方法的主要不足在于其低的輸出擺幅，其應用受到了頻率較低的限制，在高頻時PSRR較低。

圖4 多級共源放大器的PSRR曲線

表1 共源與多級共源電路仿真結果對比

3 負反饋技術

3.1 簡介

由于負反饋保證了輸出端電壓跟隨輸入端電壓，穩(wěn)定了電路。且抑制了來自像電源等其它節(jié)點的干擾，并給出了較低的電源到輸出端的增益，因而改善了整個電路的PSRR。

3.2 電路

為構建負反饋方法改善PSRR，對一種帶有負反饋的共源放大電路進行了仿真，并與圖1中仿真的不帶負反饋的共源放大器進行了比較。負反饋的電路如圖5所示，輸出電壓被采樣并控制M6，由M6的電流通過R0轉換為電壓，輸出電流及M0的輸入電流混合構成。負載器件是PMOS管，其偏置電壓由一鏡像電路產生。在設計過程中，其電阻值是關鍵，因為它決定著增益和PSRR值之間的平衡。電阻值過大會損失增益。

圖5 帶負反饋的共源放大電路

3.3 仿真結果及輸出曲線

在使用負反饋的電路中，AVDD值已減小到0.293。最后PSRR得已改善。負反饋把輸出電壓強加于輸入電壓，從而穩(wěn)定了電路。因此，它能抑制任何從其他節(jié)點像電源等的波動，即使只有很低的電源到輸出節(jié)點的增益值。因此使用其它方法像共源共射電路、增益提升等來增加這一電路的增益，應用相同的反饋電路將極大地隨增益而改善電路的PSRR。

圖6 帶負反饋的共源放大電路AVDD曲線

表2 共源電路與帶負反饋共源電路仿真結果對比

4 附加電路方法

4.1 簡介

附加電路是為提供消除在正常電路中電源對輸出的影響，而搭建的從VDD到輸出的負增益通道作為設計目標。由于負增益消除了VDD對輸出節(jié)點的影響，改善PSRR值的GMp減小了。

圖7 附加電路圖

4.2 電路

帶附加電路的共源電路如圖7和圖8所示，消除了使用工作以線性范圍內的共源放大器，從VDD到輸出節(jié)點電源波動的影響。

由于共源放大器為反相輸出，由M14放大后的VDD波動，明顯影響了經過輸出節(jié)點晶體管M3的VDD波動。附加電路法使增益和PSRR值達到了平衡。隨著增益的增加，PSRR值則減小。

圖8 帶附加電路的共源電路

給出了兩種電路仿真如圖9和圖10所示，其中第一個工作在高增益下，相應的PSRR較低。M14有電源電壓VDD提供門限電壓，使其有較高的Vgs值，導致其工作在線性區(qū)域。輸入晶體管M0工作在很高R0和跨導Gm的飽和區(qū)。因而M14也被驅動工作在飽和區(qū)，而增加了它的R0和Gm值，盡管它工作在線性區(qū)。結果發(fā)現此電路有很高的整體增益和AVDD值以及很低的PSRR。

在第2個仿真里，輸入晶體管M0工作在飽和區(qū)，卻在線性區(qū)的邊緣。因此，晶體管M14和M10工作在較深的線性區(qū)，減少M14消耗的等效電阻Ra。結果，放大器的增益有所下降，同樣AVDD的值也會下降。最后，電路的PSRR徹底改善了整個放大器的增益，且能夠在第二級放大器中得到改善，并維持較高的PSRR值。

4.3 仿真結果及輸出曲線

通過使用消除電源波動影響的附加電路，改善了PSRR。但由于輸出阻抗上附加電路的影響，整個電路的增益依然有待于改變。從上述結果看，整個電路將獲得一個增益與PSRR的平衡。

然而，這一電路的3 dB頻率點與使用負反饋技術相比較低，盡管附加的MOSFET增加了輸出節(jié)點的負載電容，極點左移而3 dB頻率變低。低增益和高PSRR放大器，能通過級連達到較高的增益。

表3 帶附加電路的共源電路仿真1、2結果對比

5 結束語

盡管共源共柵技術同比率改善了電路的增益和PSRR，但它卻隨之帶來較低的輸出擺幅和3 dB頻率點及較高的輸出阻抗，且不適于放大器的級聯和較高工作頻率等需求的應用中。負反饋技術在改善放大器PSRR的同時又穩(wěn)定了輸出。盡管負反饋技術減少了從電源到輸出節(jié)點的增益，如AVDD，并且增益了PSRR。但增益是按比例減少，B值能夠被合理的調整以達到增益要求。這一技術對工作在高頻中的電路有效。附加電路則是能夠給出最大PSRR值的技術，其結論能夠從3種技術的仿真數據輸出表里看出，并能維持較高的增益值。但它也有減小電路3 dB頻率點的不足，因為在輸出端引進了附加電容。因此，如表3中的電路2可以看到，這一電路能夠達到極高的PSRR值，卻是以很低的增益為代價。因此，該電路在設計含級聯放大器電路的設計中有重要作用，這里增益可通過級聯解決。附加電路能夠滿足電源波動穩(wěn)定性的需求。

［1］ 童詩白，華成英．模擬電子技術基礎［M］．3版．北京:高等教育出版社，2001．

［2］ 康華光，陳大欽．電子技術基礎:模擬部分［M］．4版．北京:高等教育出版社，1999．

［3］ MEHRMANESH S，VAHIDFAR M B，ASLANZADEH H A，et al．A 1－volt，high PSRR，CMOS bandgap voltage reference［M］．Berlin:Circuits and Systems，2003．

［4］ LOIKKANEN M，BOGNAR G，KOSTAMOVAARA J．PSRR improvement technique for single supply class AB power amplifiers［J］．Electronics Letters，2006，42(25):1435－1436．

［5］ LOIKKANEN M，KOSTAMOVAARA J．Low voltage CMOS power amplifier with rail－to－rail input and output［J］．Analog Integr．CircuitsSignal Process，2006，46，(3):183－192．

［6］ ASHRAFI S F，ATARODI S M，CHAHARDORI M．New low voltage，high PSRR，CMOS bandgap voltage reference［C］．SOC Conference，2008 IEEE International，2008:345－348．