一種帶隙基準電壓源的設計與仿真

李勇峰，黃娟，王丹，王龍業

(1.西藏大學工學院，西藏拉薩850000;2.西南交通大學信息科學與技術學院，四川成都610031)

基準電源與電源本身及其工藝關系很小，而溫度特性穩定，被廣泛使用在模擬電路之中?；鶞孰娫吹臏囟忍匦院驮肼曁匦允菦Q定電路精度和性能的重要因素?；鶞孰娫吹妮敵鲭妷汉?或)電流幾乎不受溫度和電源電壓的影響，是模擬集成電路中不可或缺的關鍵模塊?；鶞孰娫锤鶕敵龅念愋涂煞譃榛鶞孰妷涸春突鶞孰娏髟??；鶞孰妷涸粗饕旋R納二極管、隱埋齊納二極管和帶隙基準電壓源3種，基準電流源主要是簡單基準電流源、閥值電壓相關電流源和帶隙基準電流源。準電壓源和基準電流源兩者并不孤立，電壓基準可以轉換為電流基準，電流基準也可以轉換為電壓基準［1］。

1 帶隙基準電壓源的基本原理

帶隙基準電壓源的基本原理是利用雙極型晶體管基區－發射區電壓VBE具有的負溫度系數，而不同電流密度偏置下的兩個基區－發射區的電壓差ΔVBE具有正的溫度系數的特性，將這兩個電壓線性疊加從而獲得低溫度系數的基準電壓源。

利用VBE的負溫度系數和ΔVBE的正溫度系數，就可設計出零溫度系數的基準電壓源。即VBEF=α1VBE+α2(VTln n)。在溫室下?VBE/?T≈－1.5 mV/K，?VT/?T≈+0.087 mV/K，令α1=1，αln n≈17.2時，可得到零溫度系數的基準為

根據上述理論分析可得到如圖1所示的帶隙基準電路架構圖，其中在M3管的漏極可得到與絕對溫度成正比(PTAT Proportional to Absolute Temperature)的電流，先進行理論推導。首先輸出基準電壓為

M1、M2和M3采用相同的偏置電壓，可得到相同的導通電流ID，放大器保證M1和M2的漏極電壓相等，得

從式(3)中解出ID帶入式(2)即可得到

根據上述分析可知，適當調節晶體管的發射極面積和電阻大小，即可得到溫度系數為零的輸出基準電壓。本文設計的帶隙基準電壓源正是基于此電路構架圖而得到的。

圖1 帶隙基準電路構架圖

2 帶隙基準電壓源電路設計

2.1 帶隙基準核心電路

帶隙基準核心電路采用一階補償技術，溫度系數一般能達到(10～20)×10－6℃。如圖2所示，為本設計的帶隙基準電壓源的核心電路，圖中用PMOS電流源作為偏置電流，由于MOS管的溝道長度調制效應會導致顯著的電源電壓依賴性。為解決這一問題，可利用共源共柵結構良好的屏蔽特性，電路中的電流源采用共源共柵結構。同時為減小運放失調電壓的影響，可采用兩個三極管級聯的結構。運算放大器用來保證N1和N2兩點的電位相等。根據理論分析可知，適當調整晶體管Q1～Q5的發射極面積和電阻R1～R5的電阻值，可產生與溫度無關的基準電壓VREF。

圖2 本文設計的帶隙基準核心電路

現在對圖中參數進行理論推導。首先輸出電壓為

其中，I5為流過電阻R5的電流。放大器保證了N1和N2的電位相等。即

使用的晶體管Q1和Q2相同，Q3和Q4相同，也就是VBE1=VBE2，VBE3=VBE4，則

可得到

又由于

則

令I2=I5，AE3=nAE1，由式(5)可得

對VREF對絕對溫度T求偏導數，得

由理論推導可知，當

2.2 運算放大器

圖2中運算放大器的實際電路如圖3所示，該運放電路是由M11～M17組成的二級運算放大器，其中M11～M15組成的差分放大器是一級放大器，M16和M17組成共源極放大器作為放大器的第二級。差分放大器的輸出接在M17的柵極。M11為差分放大器提供電流，M12和M13是一對PMOS差分輸入，M14和M15組成的電流鏡作為有源負載。電容C1是補償電容，一般取5 pF。

圖3 設計的帶隙基準運放電路

二級放大器的一級差分放大器的增益為

二級共源極放大器的增益為

放大器的總增益為

2.3 偏置電路設計

如圖4所示，偏置電路為二級放大器的M11和M16兩管提供偏置電壓Vb。

其中，二級管連接的PMOS管M19相當于電阻，即

圖4 帶隙基準偏置電路

3 帶隙基準電壓源的仿真結果

由圖5可知，當溫度在－25～80℃變化時，輸出基準電壓在1.249 5～1.250 7 V之間變化，可得其溫度系數為

滿足設計要求。

圖5 基準電壓源的溫度系數仿真

由圖6可知，當電源電壓在3～5 V之間變化時，輸出基準電壓在1.251～1.208 V之間變化，變化范圍在43 mV以內，滿足設計要求。

圖6 基準電壓源電壓隨電壓的變化特性

4 結束語

設計了一款帶隙基準電壓源，在LTspice下畫出原理圖，產生網表后，在Hspice下仿真，結果表明，溫度系數為9.14×10－6℃，電源電壓在3～5 V之間變化時，基準電壓在43 mV以內變化，滿足設計要求。

［1］ 拉扎維．模擬CMOS集成電路設計［M］．陳貴燦，譯．西安:西安交通大學出版社，2002．

［2］ 張朵云．高電源抑制CMOS基準源的設計［D］．南京:東南大學，2006．

［3］ 劉宗福，馬冬冬，趙丹輝．一種高精度低電源電壓帶隙基準源的設計［J］．電子科技，2010，23(11):45－47，54．

［4］ 郭建寧，馮勇建，陳文薌．一種高精度高電源抑制比的帶隙基準電壓源的設計［J］．電子科技，2007，20(3):30－32．

［5］ 賀煒．一款新穎的帶隙基準電壓源設計［J］．電子科技，2010，23(9):25－27．