基于CPLD的彩色線陣CCD驅動設計

侯作鳳，陶宗慧，溫彬，曾佑洪，姚建波，安志勇

(長春理工大學 光電工程學院，長春 130022)

隨著彩色掃描儀市場的迅速增長，人們對彩色圖片采集系統的主要指標，如采樣速率、分辨率、精度等方面，都提出越來越高的要求[1]。彩色線陣CCD(Charge Coupled Device)芯片TCD2703D是一種光電轉換式圖像傳感器。以其高速度、高靈敏度、低暗電流等一系列特點，而成為現代圖像掃描系統中的優秀傳感器代表，日益得到廣泛應用。在其應用過程中，其驅動時序的設計，是 CCD數據采集電路設計的關鍵之一；CPLD是一種多用途、高密度的復雜可編程邏輯器件，可將系統的部分或全部功能集成在一塊芯片上，并且具有設計方便靈活、易于修改等特點，可大大縮短研制時間，并減小系統硬件復雜度。在 CCD驅動時序設計中，傳統方法是采用74系列的電子元器件，獲得的結果往往線路復雜、干擾嚴重、不便修改。相比之下，基于CPLD技術的線陣CCD驅動電路的設計方案，具有功耗低、速度快、體積小、抗干擾強的特點。可提高工作頻率，而且在設計完成后，可隨時對CPLD重新編寫來產生不同的時序，以滿足CCD應用開發的需要，而不必更改與CPLD的外部連線，有利于驅動電路的調試和升級。

1 TCD2703D主要特點和驅動時序分析

1.1 TCD2703D主要特點

TCD2703D是一種高靈敏度、低暗電流，三行各為7500像元的彩色CCD，主要用于彩色圖像掃描。像元為光電二極管；單像敏元尺寸為 9.325m×9.325；像元間距為 9.325；像元行間距37.3；有效長度為69.9mm；內置嵌位電路；封裝類型為 68-pin CERDIP；色彩濾光片:紅、綠、藍；兩相5V脈沖驅動，14路驅動信號的最高頻率為25MHz；三色信號奇偶并行，共六路輸出信號；供電電源為12V。掃描A3頁面可以有24lines/mm的分辨力。

1.2 驅動時序分析

高速CCD的驅動時序是一組周期性且關系比較復雜的脈沖信號，它是影響CCD器件的信號處理能力、轉移效率、信噪比等性能的一個重要因素[1，8]。

圖1 TCD2703D的主要時間關系圖Fig.1 The main time diagram of TCD2703D

TCD2703D正常工作時需要14路驅動信號，即兩相各四路時鐘信號1A、1A以及一路2B、像元復位信號RS、嵌位脈沖CP、三路行同步信號SH。除此14路信號外，為了數據采集接口同步驅動還需要設置如下信號：行同步采樣信號 FC[3]。整個驅動信號的工作過程如下：當SH的高電平到來時，CCD傳感器曝光的光敏單元會將采集到的光信號轉移到相應的移位單元中。SH為低電平時候上述轉移過程完成，光敏單元進入下一行周期感光積分，而進入移位單元中的信號將在兩相操作時鐘的作用下移出。RS信號的作用是減小兩像元之間的相關信號，可在當前像元信號輸出后到下一個像元信號到來前，對殘余信號進行清除。當在最高25M驅動頻率下，各驅動脈沖必須嚴格滿足相位時序要求，才能保證高速CCD器件TCD2703D的正常工作，依據除了其時序關系圖之外，更主要的是各時序信號的時間關系要求。如圖1所示，規定了這些時間意義。注意：在“note”標示的時間內保持RS、CP引腳為低電平。在表1中給出了具體的時間值。

表1 TCD2703D的時間匹配要求Tab.1 Time to match the requirements of TCD2703D

2 應用原理圖和VHDL語言的驅動時序設計

QuartusⅡ軟件有多種輸入方式：原理圖輸入方式、狀態圖輸入方式、VHDL語言輸入方式。且支持層次化設計輸入方式，這種靈活性使設計者可以采用最適合各部分的設計方法[4-5]。其中原理圖方式類似于硬件電路設計情況下的原理圖設計，利用基本的門電路符號或模塊完成設計；VHDL作為一種硬件描述語言，其編程結構類似于計算機中的C語言，在描述復雜邏輯設計時非常簡潔，具有很強的邏輯描述和仿真能力，是當前系統硬件設計語言的主流[6，7]。運用VHDL語言設計系統能夠高效直接地描述設計。上述兩種方法結合使用能夠直觀、快速建立設計，并高效地調整和修改方案的整體和細節。在ALTERA公司的QuartusⅡ開發環境下，采取自頂向下的設計方法。在完成程序的輸入，在Quartus軟件平臺進行編譯和仿真從而驗證設計的功能和時序特性是否符合設計目標，同時進行邏輯優化；反復上述過程完成設計實現過程，則可以通過JTAG接口為硬件芯片進行編程，進入到實體電路功能驗證階段。

2.1 驅動時序和功能仿真

根據驅動脈沖的時序關系，可以確定CCD基本驅動信號的參數，各路脈沖參數如下：為頻率25MHz，占空比為1:2的方波；RS的頻率25MHz，占空比約為 1:5的方波；光積分時間內，至少有3822個RS脈沖。PHI的頻率25MHz，占空比約為1:5的方波；但是其相位與RS信號不同。在保證基本光積分時間下，積分時間的改變可通過VHDL程序內改變SH周期來實現，光積分時間為SH下降沿與SH上升沿之間的時間，可以通過編程設置[8]。

經過設計 CCD時序發生器的主要程序如圖2所示。輸入信號為CPLD的輸入主時鐘信號；輸出信號為HS、RS、CP、PHI和FC，前4路信號在后面的硬件電路中觸發產生 CCD芯片直接驅動所需要的14路信號。這個時序發生器主體由環形計數器產生主時鐘分頻信號，同時提供5個不同相位信號。取其中U4、U5作為RS、CP信號的源，當然可以根據需要選擇計數器中其他的信號結點。這樣的設計結構就是為了靈活選擇相位。

FC信號是為信號采集系統提供的信號，并不是驅動 CCD的信號，需要根據實際信號采集的需要和經驗判斷來確定時序關系。

COUNTER單元是由VHDL語言設計的，完成積分時間的設置功能。HS信號保持高電平150個周期，然后變為并保持低電平4000個周期，而后立即變為高電平。

CON64單元是采用VHDL語言設計的，完成延時直到第一個有效像元輸出，然后令保持高電平，需要注意的是 TCD2703D的前端啞輸出為64個。

經過設計確立的程序，需要在Quartus平臺下進行了仿真，輸出波形報告。每個積分時間內，各信號總體波形滿足要求。細節上各信號的相位關系滿足要求。

圖2 Quartus環境下的原理圖Fig.2 The schematic in Quartus environment

2.2 驅動電路硬件設計

由于產生 CCD的驅動時序的信號不能直接驅動TCD2703D，需要相應的電源、驅動增強和輸出放大電路，因此TCD2703D的驅動電路主要由下列模塊組成：時序產生模塊，增強驅動模塊、輸出放大模塊等。

時序產生模塊即為CPLD芯片，其內部的時序發生器產生 CCD驅動信號。需要重點說明的是增強驅動模塊：為了匹配 CCD對信號驅動能力的需要，工程上常常使用CMOS工藝的門電路來增強驅動能力。考慮到速度要求，以74AHC04芯片為信號做增強驅動，它的延遲時間小于3ns，輸出電流達到20mA，是較好的一顆增強驅動器。

圖3 增強驅動的信號流程圖Fig.3 Enhanced driver's signal flow graph

如圖3所示，CPLD輸出信號HS和RS的輸出引腳各接一個74AHC04的反相器增強驅動，為了做到相位一致，CP和PHI在CPLD內部程序應首先各反向一次，然后在輸出引腳各接一個74AHC04的反相器增強驅動；PHI信號經過CPLD輸出引腳的反向器，輸出 PHI需要進行二次的反向驅動得到1A1、1A2、1A3、1A4、1A1和 PHI2；PHI2進一步進行反向驅動增強得到2A1、2A2、2A3、2A4、1B；SH經過輸出CPLD對應引腳上連接的反相器反向得到 SH，再經過三個反相器輸出增強后的 SH1、SH2和 SH3。CPLD 晶振為125MHZ。上述過程產生的 14路驅動信號輸入到TCD2703D的對應信號引腳端，完成對芯片的驅動。

輸出信號的放大器接法為增益可調的差動放大器接法，反饋環路的四個電阻要求相等[9]。運算放大器信號輸入的負端接基準電壓，作為參考暗電壓。運算放大器需要100 MHz的帶寬，選用 ADI公司出品的AD8061運算放大器。

3 CCD驅動時序的實驗測試

在進行了上述設計和仿真驗證之后，為了準確驗證上述的功能仿真，在設計中根據TCD2703D的技術參數，選用ALTERA公司的MAX7000S系列芯片EPM7064STC-10。該器件可通過JTAG接口實現在線編程(ISP)功能。引腳到引腳的邏輯延時為 10.0ns，工作頻率可達 175.4MHz，完全滿足設計要求。以本文的方案設計硬件電路，外部時鐘信號為100MHz作為CPLD的基準信號，其它時序信號的產生都是以此為基礎。

圖4 KCHPCI數據采集卡采集到的視頻輸出信號波形Fig.4 Image the video output signal waveforms by acquisition card KCHPCI

使用PCI數據采集卡，在PC上位機上安裝的KCHPCI軟件環境中，CCD實驗視頻信號波形如圖4所示。

4 結論

本文在分析TCD2703D型CCD驅動時序的基礎上，結合CPLD和VHDL語言，設計了一個高速 CCD驅動電路。仿真和測試結果表明，本文設計的CCD驅動時序發生器符合TCD2703D芯片的驅動要求。由于驅動電路的結構是可再編程，如果要改變某些功能，則可在不改變任何硬件的情況下，只需對器件重新編程，就可實現驅動電路的升級。

[1]王慶有.CCD應用技術[M].天津：天津大學出版社，2000：46-491.

[2]孟穎，王陸，趙馨，等.基于TCD1200的直徑測量系統研究[J].長春理工大學學報：自然科學版，2009，32(2)：542-544.

[3]黃進，郭立紅，李巖，等．高速CCD數字視頻采集和并行存儲技術[J].長春理工大學學報：自然科學版，2004，27(3)：104-106.

[4]常丹華.一種新的CCD外圍電路設計方法[J].傳感器技術，2001，20(6)：32-341.

[5]張勇，唐本奇，肖志剛.基于CPLD的CCD通用驅動電路設計方法[J].核電子學與探測技術，2005，25(2)：214-217.

[6]邢建平，曾繁泰.VHDL程序設計教程[M].北京：清華大學出版社，2005：31-191.

[7]蘭榮清.線陣CCD驅動設計新方法[J].光電子激光，1997，8(4)：295-2971.

[8]虞益挺，饒伏波，喬大勇.一種新型CCD驅動電路設計方法[J].傳感技術學報，2005，18(2)：388-390.

[9]佟首峰，劉金國，阮錦，等.CCD視頻信號處理電路應用分析[J].激光與紅外，2000，30(6)：373-375.