基于HPI接口的雙CPU水中目標(biāo)探測(cè)平臺(tái)設(shè)計(jì)

閆永勝，王海燕，白 峻，朱夢(mèng)陽(yáng)

（西北工業(yè)大學(xué) 航海學(xué)院，陜西 西安 710072）

自動(dòng)目標(biāo)識(shí)別系統(tǒng)ATR(Automatic Target Recognition)的基本功能是對(duì)目標(biāo)進(jìn)行探測(cè)、識(shí)別及分類(lèi)[1]，而水中目標(biāo)探測(cè)平臺(tái)是一種特殊的自動(dòng)目標(biāo)識(shí)別系統(tǒng)。

水中ATR平臺(tái)一般需要對(duì)信號(hào)進(jìn)行連續(xù)采集并且實(shí)時(shí)處理，以獲取目標(biāo)的特征信息，從而進(jìn)行目標(biāo)識(shí)別和參數(shù)估計(jì)。由于水中ATR平臺(tái)工作環(huán)境的特殊性，要求整個(gè)硬件系統(tǒng)具有極低的功耗。以往的水中ATR平臺(tái)一般采用ADC+DSP(Digital Signal Processor)+FPGA(Field Programmable Gates Array)構(gòu)架[2]來(lái)實(shí)現(xiàn)目標(biāo)的檢測(cè)與識(shí)別。FPGA主要負(fù)責(zé)地址譯碼和數(shù)據(jù)緩存，這種設(shè)計(jì)結(jié)構(gòu)簡(jiǎn)化了DSP軟件設(shè)計(jì)任務(wù)。但是由于FPGA工作電流一般是幾十毫安,導(dǎo)致系統(tǒng)功耗較大。為了克服傳統(tǒng)的基于單CPU的探測(cè)平臺(tái)功耗高、控制復(fù)雜等缺點(diǎn),本系統(tǒng)采用了MCU+DSP的雙CPU的結(jié)構(gòu)。該結(jié)構(gòu)的關(guān)鍵在于快速高效地實(shí)現(xiàn)兩者之間通信。傳統(tǒng)的基于串行多通道緩沖串口McBSP(Multichannel Buffered Serial Ports)的通信模式通信帶寬利用率低，數(shù)據(jù)傳輸速率低，成為整個(gè)系統(tǒng)實(shí)時(shí)處理的瓶頸。為此,本文設(shè)計(jì)了基于HPI(Host Port Interface)接口的MSP430與 DSP主從式雙CPU目標(biāo)探測(cè)系統(tǒng)，使ATR平臺(tái)滿足系統(tǒng)低功耗和實(shí)時(shí)性的需求。

1 HPI接口

目前比較常用的多CPU之間連接方式主要有兩種：直接互連和間接互連。直接互連主要通過(guò)SPI串口、HPI并口實(shí)現(xiàn)互連；間接互連主要通過(guò)FPGA、CPLD等可編程邏輯器件、雙端口RAM、FIFO存儲(chǔ)器等實(shí)現(xiàn)互連。

在ATR平臺(tái)中，主要考慮使用直接互連方法。一方面，沒(méi)有額外增加器件，降低了系統(tǒng)功耗；另一方面，大大簡(jiǎn)化了多CPU之間的硬件連接。SPI接口方式連接簡(jiǎn)單，但數(shù)據(jù)傳輸?shù)睦碚搨鬏斔俣戎荒苓_(dá)到12.5 MB/s，在一些實(shí)時(shí)性要求比較高的場(chǎng)合，數(shù)據(jù)傳輸成為整個(gè)信號(hào)處理能力提高的瓶頸，致使多CPU之間通信效率下降。而DSP的HPI接口提供了一個(gè)16 bit的并行數(shù)據(jù)接口，理論傳輸速度達(dá)到50 MB/s，遠(yuǎn)高于串行接口傳輸速度。因此，選用HPI接口可以很容易地實(shí)現(xiàn)大容量數(shù)據(jù)的快速傳輸。通過(guò)HPI，主機(jī)可以訪問(wèn)DSP內(nèi)部的雙訪問(wèn)數(shù)據(jù)存儲(chǔ)器(DARAM)，此時(shí)，DSP相當(dāng)于主機(jī)的一個(gè)外設(shè)。

TMS320C55X系列DSP的HPI接口信號(hào)線有：可以用來(lái)傳輸數(shù)據(jù)和地址的數(shù)據(jù)總線HD[15:0]；專門(mén)用來(lái)傳輸?shù)刂返牡刂房偩€ HA[13:0]，HPI片選信號(hào) HCS，數(shù)據(jù)選通信號(hào) HDS2、HDS1；字節(jié)使能信號(hào) HBE[1:0]，訪問(wèn)控制信號(hào) HCNTL[1:0]；讀寫(xiě)控制信號(hào) HR/W；DSP到主機(jī)的中斷HINT等，這些信號(hào)的詳細(xì)控制時(shí)序參見(jiàn)參考文獻(xiàn)[3]。

2 系統(tǒng)設(shè)計(jì)

根據(jù)工程設(shè)計(jì)要求，水中ATR平臺(tái)必須具備低功耗特點(diǎn)，因此選擇德州儀器公司的超低功耗微控制器MSP430F149作為系統(tǒng)的主CPU。其擁有5種低功耗模式，在低功耗模式 LPM3下,只需要 2.0 μA供電電流，采用3.3 V供電情況下，全速運(yùn)行也只需要420 μA的電流。它還擁有多種時(shí)鐘模式，通過(guò)程序控制，可以靈活地選擇不同的時(shí)鐘來(lái)降低系統(tǒng)功耗[4]。選擇TI DSP家族中功耗優(yōu)化產(chǎn)品TMS320C55X系列中的TMS320VC5509A作為從CPU，其最高主頻為200 MHz，功耗僅為C54的1/6。可以根據(jù)所需時(shí)鐘不同靈活選擇1.2 V、1.35 V和1.6 V內(nèi)核電壓[5]，電壓越高，DSP最高主頻越大，功耗越大，在實(shí)際的設(shè)計(jì)過(guò)程中，根據(jù)算法實(shí)時(shí)性需求,靈活選擇內(nèi)核電壓以達(dá)到降低系統(tǒng)功耗的目的。

MSP430F149主要負(fù)責(zé)數(shù)據(jù)采集，DSP電源管理，以及一些運(yùn)算量比較小的算法的實(shí)現(xiàn)(如系統(tǒng)中的預(yù)警檢測(cè)算法)TMS320VC5509A主要實(shí)現(xiàn)運(yùn)算量較大的目標(biāo)識(shí)別及參數(shù)估計(jì)算法。雙CPU之間通信采用HPI接口，實(shí)現(xiàn)主從機(jī)之間的無(wú)縫連接。具體硬件結(jié)構(gòu)框圖如圖1所示。

系統(tǒng)的基本工作流程是信號(hào)經(jīng)過(guò)模擬預(yù)處理之后，在單片機(jī)MSP430的控制下，利用其內(nèi)部的ADC對(duì)經(jīng)調(diào)理后的信號(hào)進(jìn)行采樣。將采集到的數(shù)據(jù)做預(yù)警檢測(cè)，當(dāng)預(yù)警發(fā)現(xiàn)可疑目標(biāo)時(shí)啟動(dòng)DSP，MSP430將需要分析的數(shù)據(jù)傳輸?shù)紻SP中，進(jìn)行高階譜分析、小波變換等參數(shù)估計(jì)及特征提取算法，最后把結(jié)果傳回MSP430，再由單片機(jī)控制其他電路工作。

2.1 電源模塊

本模塊主要是由雙輸出電源調(diào)整芯片TPS73HD301和外圍器件構(gòu)成。具體硬件連接如圖2所示。

THP73HD301輸出3.3 V和1.2 V兩路直流電源，其使能引腳接入到MSP430的IO口，可以方便地實(shí)現(xiàn)DSP電源的控制，從而決定DSP的工作與否。只有在需要進(jìn)行參數(shù)估計(jì)及特征提取等運(yùn)算量大的運(yùn)算時(shí)才啟動(dòng)DSP。這樣的電源設(shè)計(jì)模式可以有效地控制系統(tǒng)功耗。因?yàn)橄到y(tǒng)的功耗主要集中在DSP上，而MSP430的功耗極低。

2.2 數(shù)據(jù)采集

系統(tǒng)數(shù)據(jù)采集主要由MSP430內(nèi)部的12bit ADC12完成,其最高采樣率達(dá) 200KS/s；具有多種轉(zhuǎn)換模式,可以通過(guò)軟件靈活選擇；依據(jù)系統(tǒng)采樣要求,對(duì)ADC12內(nèi)部寄存器進(jìn)行配置。配置的內(nèi)容主要包括采樣選擇通道、參考電壓、采樣時(shí)鐘、采樣模式、采樣保持時(shí)間等。根據(jù)采樣時(shí)序要求,需要配置的寄存器有ADC12CTL0、ADC12CTL1、ADC12MCTLx。本系統(tǒng)中選擇單通道重復(fù)采樣模式,采樣觸發(fā)源選擇 Timer_A.OUT1，采樣頻率完全由Timer_A來(lái)決定，在ADC12的中斷服務(wù)程序中讀取采樣結(jié)果。只有需要進(jìn)行數(shù)據(jù)搬移時(shí)才中斷MSP430的CPU，CPU上電工作，這種“Sleep/Wake”工作體制使得功耗較大的CPU工作時(shí)間大大減少,從而降低了系統(tǒng)功耗。

此外，HPI傳輸數(shù)據(jù)時(shí)，ADC數(shù)據(jù)存儲(chǔ)采用“乒乓操作”，在RAM中開(kāi)辟一個(gè)緩沖區(qū)，當(dāng)該緩沖區(qū)半滿時(shí)，讀數(shù)據(jù)指針指向整個(gè)緩沖區(qū)開(kāi)始，寫(xiě)數(shù)據(jù)指針指向另外一半緩沖區(qū)開(kāi)始。這樣的設(shè)計(jì)保證數(shù)據(jù)高效、快速地傳輸?shù)紻SP中。

2.3 信號(hào)處理模塊

數(shù)字信號(hào)處理的核心是TI公司的低功耗16 bit定點(diǎn)DSP-TMS320VC5509A，其擁有一個(gè)增強(qiáng)型主機(jī)接口(HPI),可以與主處理器 (如 PC、DSP、ARM、51系列、MSP430系列單片機(jī))構(gòu)成主從構(gòu)架處理器，增強(qiáng)系統(tǒng)的靈活性和可操作性。

信號(hào)處理模塊的主要作用就是對(duì)采集到的數(shù)據(jù)作進(jìn)一步的分析，以便更加可靠地探測(cè)到目標(biāo)。信號(hào)處理算法主要包括有限帶寬聲源級(jí)估計(jì)、高階譜分析中的雙譜分析、小波分析等。此外，在搭建好硬件DSP平臺(tái)上編寫(xiě)相應(yīng)的驅(qū)動(dòng)程序如 (與MSP430通信的HPI接口程序、I2C模式的Bootloader程序)。程序的開(kāi)發(fā)均采用模塊化編程，以便于后續(xù)資源的利用。

在本系統(tǒng)中，為了進(jìn)一步降低系統(tǒng)功耗，在編寫(xiě)信號(hào)處理模塊程序時(shí)，采用“Sleep/Wake”工作體制，當(dāng)數(shù)據(jù)需要實(shí)時(shí)處理時(shí)，系統(tǒng)各個(gè)模塊均處于工作狀態(tài)，此時(shí)功耗達(dá)到最大值。數(shù)據(jù)處理完畢后系統(tǒng)進(jìn)入低功耗或者DSP掉電模式，此時(shí)系統(tǒng)進(jìn)入微功耗狀態(tài)，功耗達(dá)到最低值；微功耗狀態(tài)和工作狀態(tài)之間的切換由系統(tǒng)內(nèi)部中斷源產(chǎn)生。雙CPU通信就是基于此機(jī)制，由HPI中斷源喚醒 DSP，DSP開(kāi)始工作，MSP430進(jìn)入低功耗模式。DSP結(jié)束數(shù)據(jù)處理之后，中斷源喚醒MSP430，MSP430開(kāi)始工作，DSP進(jìn)入低功耗模式，這種交替的Sleep-Wake-Sleep模式使MSP430和DSP交替工作，DSP工作時(shí)間大大減少,有效地降低了系統(tǒng)功耗。延長(zhǎng)了水中ATR平臺(tái)的工作時(shí)間。

3 HPI通信

3.1 HPI硬件連接

雙CPU之間通過(guò)HPI接口無(wú)縫連接。在與主機(jī)連接時(shí)，并不需要連接所有的信號(hào)，片選信號(hào)可以直接拉低使能 DSP的 HPI接口，在 DSP內(nèi)部“異或”，將接為固定低電平，HDS2與主機(jī)相連接，使能信號(hào)直接拉低，從而主機(jī)可以以字的形式訪問(wèn)DSP內(nèi)部DARAM,具體主從通信的硬件連接圖如圖3所示。

3.2 HPI軟件操作

在本文所述系統(tǒng)中，MSP430擁有對(duì)DSP的控制權(quán)，HPI通信是基于中斷方式進(jìn)行的：主機(jī)通過(guò)對(duì)采集到的信號(hào)進(jìn)行簡(jiǎn)單算法的目標(biāo)檢測(cè)，如發(fā)現(xiàn)可疑目標(biāo)，啟動(dòng)DSP，開(kāi)始通過(guò)HPI接口傳輸數(shù)據(jù)。傳輸結(jié)束之后，中斷DSP，DSP響應(yīng)中斷，開(kāi)始進(jìn)行復(fù)雜的特征提取算法檢測(cè)。處理結(jié)束之后，置HINT為高，中斷MSP430，DSP停機(jī)，掉電，主機(jī)繼續(xù)工作。

從機(jī)DSP相當(dāng)于主機(jī)MSP430的一個(gè)存儲(chǔ)器映射，通過(guò)HPI接口，MSP430可以訪問(wèn)C55X系列DSP內(nèi)部映射地址范圍為 000060H～003FFFH 的DRAM，HPI不能直接訪問(wèn)其他外設(shè)寄存器，如果主機(jī)需要從其他外設(shè)獲取數(shù)據(jù)時(shí),則必須通過(guò)CPU或6個(gè)DMA通道中的一個(gè),先將數(shù)據(jù)搬移到該DRAM中[6]。

HPI接口驅(qū)動(dòng)程序主要由MSP430接口程序和DSP接口程序組成。MSP430和DSP的HPI接口通信流程圖如圖4所示。

4 系統(tǒng)調(diào)試及消聲水池實(shí)驗(yàn)

在上述搭建的水中低功耗ATR硬件平臺(tái)上編程實(shí)現(xiàn)雙CPU之間HPI通信、預(yù)警檢測(cè)算法以及目標(biāo)特征提取算法等，從而檢測(cè)系統(tǒng)硬件平臺(tái)的可靠性。

HPI通信是本硬件系統(tǒng)的關(guān)鍵所在，圖5中上側(cè)是MSP430集成開(kāi)發(fā)環(huán)境IAR中ADC采集1 kHz正弦波的256點(diǎn)數(shù)據(jù)，采樣率為4 096 Hz。圖5下側(cè)是DSP中存入DARAM中的數(shù)據(jù)通過(guò)CCS繪制的波形圖以及DRAM中地址為0x00060處的數(shù)據(jù)。通過(guò)對(duì)比發(fā)現(xiàn)，MSP430中的數(shù)據(jù)經(jīng)過(guò)HPI接口傳輸?shù)搅薉SP的SDRAM中，由此可以看出HPI數(shù)據(jù)傳輸?shù)恼_性。

為了測(cè)試水中目標(biāo)探測(cè)平臺(tái)的性能，在西北工業(yè)大學(xué)消聲水池對(duì)該平臺(tái)樣機(jī)進(jìn)行了測(cè)試，測(cè)試現(xiàn)場(chǎng)布置如圖6所示。功耗測(cè)試結(jié)果如下：當(dāng)探測(cè)系統(tǒng)處于預(yù)警檢測(cè)狀態(tài)時(shí)，系統(tǒng)平均功耗為0.28 mW；當(dāng)探測(cè)系統(tǒng)處于全速工作狀態(tài)時(shí)，系統(tǒng)的峰值功耗為118.2 mW。考慮實(shí)際系統(tǒng)的工作時(shí)間，按照85%的預(yù)警時(shí)間+15%的全速工作時(shí)間計(jì)算，系統(tǒng)整機(jī)平均功耗為17.97 mW。系統(tǒng)測(cè)試結(jié)果如下：正確預(yù)警檢測(cè)概率為94%，A類(lèi)目標(biāo)識(shí)別率達(dá)到86.3%，B類(lèi)目標(biāo)識(shí)別率達(dá)到了87.2%，滿足設(shè)計(jì)要求。

本文在分析了自動(dòng)目標(biāo)探測(cè)平臺(tái)特點(diǎn)的基礎(chǔ)上，提出了一種基于HPI接口的MSP430+DSP主從結(jié)構(gòu)的目標(biāo)探測(cè)硬件平臺(tái)，并實(shí)現(xiàn)了主從CPU的HPI通信、目標(biāo)檢測(cè)和參數(shù)估計(jì)等算法。通過(guò)HPI接口通信，可以實(shí)現(xiàn)大容量數(shù)據(jù)快速高效的傳輸。采用這種雙CPU的構(gòu)架和使用 “Sleep/Wake”編程工作體制大大降低了系統(tǒng)功耗，在采用電池供電的便攜式數(shù)據(jù)處理和目標(biāo)探測(cè)識(shí)別平臺(tái)中具有很好的應(yīng)用前景。

[1]嚴(yán)勝剛，孟慶軍.基于 DSP和 FPGA水下目標(biāo)主動(dòng)跟蹤系統(tǒng)硬件設(shè)計(jì)[J].魚(yú)雷技術(shù)，2009，17(1)：31-34.

[2]王甜，王建民，楊樹(shù)謙，等.圖像自動(dòng)目標(biāo)識(shí)別技術(shù)發(fā)展[J].飛航導(dǎo)彈，2005(11)：41-47.

[3]Texas Instruments.TMS320VC5503/5507/5509 DSP host port interface(HPI)reference guide[EB/OL].2004.

[4]Texas Instruments.MSP430x13x,MSP430x14x,MSP430x14x1 mixed signal mircrocontroller datasheet[EB/OL].2004.

[5]Texas Instruments.TMS320VC5509A fixed-point digital signal processor datasheet[EB/OL].2008.

[6]Texas Instruments.Using the TMS320VC5509 enhanced HPI[EB/OL].2008.