Virtex-4 FPGA為安全GSM標(biāo)準(zhǔn)奠定基礎(chǔ)巴基斯坦伊斯蘭堡 E-8區(qū)巴利亞大學(xué)(Bahria University)ManSoor Naseer

移動(dòng)電話、互聯(lián)網(wǎng)與流媒體應(yīng)用不僅使人們能夠進(jìn)行遠(yuǎn)程交流，而且還可以在線查找信息、開展娛樂活動(dòng)。但是，隨著移動(dòng)通信使用量的激增，以無線傳輸海量信息極易遭受安全風(fēng)險(xiǎn)。為安全起見，工程師紛紛采用加密技術(shù)來保護(hù)數(shù)據(jù)。在全球移動(dòng)通信系統(tǒng)(GSM)標(biāo)準(zhǔn)中，選用的算法為A5/1。使用A5/1的情況下，加密與解密都可通過網(wǎng)絡(luò)同時(shí)在手持終端和基站進(jìn)行。

A5/1算法的輸入與輸出

在GSM標(biāo)準(zhǔn)中，信息以幀序列的形式通過電波進(jìn)行傳輸。幀序列包含數(shù)字化的用戶語音數(shù)據(jù)以及用于移動(dòng)互聯(lián)網(wǎng)瀏覽的音/視頻數(shù)據(jù)流。該系統(tǒng)按順序傳輸每一個(gè)幀，時(shí)間間隔為 4.6 ms。每幀由 228位構(gòu)成，前 114位稱為“上行鏈路數(shù)據(jù)”，后114位稱為“下行鏈路數(shù)據(jù)”。

采用64位密鑰和22位寬的已知幀編號(hào)來初始化A5/1。下一步是將幀的輸入位和密鑰提供給3個(gè)線性反饋移位寄存器 (LFSR)，大小分別為19位、22位 和23位。在對(duì)選定抽頭進(jìn)行異或(XOR)運(yùn)算后，即可提供反饋，這有助于提高最終輸出的隨機(jī)性。將3個(gè)LFSR分別命名為R0、R1和 R2，每個(gè) LFSR跟隨一個(gè)原函數(shù)。R0、R1和 R2分別使用 X19+X5+X2+X+1、X22+X+1和X23+X15+X2+X+1作為各自的原函數(shù)。

LFSR的時(shí)鐘序列需要采用一種特定的機(jī)制，否則會(huì)很容易破解 LFSR的輸出。因此，時(shí)鐘采用多數(shù)裁定規(guī)則(majority rule)，使用從 R0、R1和 R2中分別抽取的一個(gè)值，然后判定主要的抽頭是0還是1。也就是說，當(dāng)兩個(gè)或兩個(gè)以上的抽頭為0時(shí)，則多數(shù)情況值為0；反之，則為1。一旦多數(shù)情況判定成立，若LFSR的輸入位與多數(shù)情況位相匹配，則為L(zhǎng)FSR提供時(shí)鐘。若輸入位與多數(shù)情況值不匹配，則不在LFSR中插入任何輸入位，因此也就不會(huì)有移位。此外，還可通過在原始 A5/1中對(duì)R0、R1和R2的每個(gè)輸出位進(jìn)行異或運(yùn)算來得到結(jié)果。在本例中，采用一種稱為“合成器”的更高級(jí)的輸出生成函數(shù)來替代標(biāo)準(zhǔn)異或函數(shù)。

硬件實(shí)現(xiàn)

基于賽靈思Virtex-4系列FPGA來完成所提出算法的硬件實(shí)現(xiàn)，為了邏輯更緊湊，選擇Virtex-4系列中最小型的器件，即 XC4VLX15。圖1顯示了該頂層模塊的總體架構(gòu)情況。

頂層包含兩個(gè)構(gòu)建模塊與膠合邏輯。設(shè)計(jì)膠合邏輯是為了實(shí)現(xiàn)芯片連接、啟動(dòng)邏輯以及數(shù)據(jù)加載等功能。還有另外兩個(gè)構(gòu)建模塊，多數(shù)/抽頭規(guī)則與LFSR組，每個(gè)都有其自身獨(dú)特的功能。

多數(shù)/抽頭規(guī)則模塊可從LFSR組接收選擇的抽頭位置，并獨(dú)立執(zhí)行兩項(xiàng)單獨(dú)的功能。由于多數(shù)或抽頭規(guī)則的選擇標(biāo)準(zhǔn)依據(jù)的是R0、R1和R2的最后一個(gè)抽頭，因而多數(shù)規(guī)則和抽頭規(guī)則的邏輯是并行實(shí)現(xiàn)的。此外，在實(shí)現(xiàn)多數(shù)規(guī)則方面，進(jìn)行了另一項(xiàng)優(yōu)化。

同樣可以發(fā)現(xiàn)，maj2的值建立在抽頭編號(hào) 7、5、8的基礎(chǔ)之上。根據(jù)這些多數(shù)函數(shù)，定義R0的芯片使能端。

LFSR組

LFSR組模塊集成了多種函數(shù)與實(shí)現(xiàn)方法。該模塊可利用可變參數(shù)例化核心LFSR，以建立 R0、R1和R2 LFSR。這些LFSR的寬度分別為19、22和23。該模塊還可例化在A5/1基礎(chǔ)上改進(jìn)的線性反饋函數(shù)。此外，該LFSR組還能夠?qū)崿F(xiàn)新開發(fā)的非線性反饋邏輯，而且還在該模塊中實(shí)現(xiàn)了用于產(chǎn)生最終輸出的合成器。在此，LFSR是串行輸入、并行輸出的移位寄存器。賽靈思Virtex-4器件可方便地將此類移位寄存器映射到硬件上。

全文請(qǐng)見：http://www.chinaaet.com/article/index.aspx?id=98048。