新思科技與中芯國際合作推出DesignWare USB 2.0 nano PHY

全球半導體設計制造軟件和知識產權領先企業新思科技有限公司和全球領先的半導體制造商中芯國際集成電路有限公司于5月18日宣布開始提供用于中芯國際65nm低漏電（Low Leakage）工藝技術的新思科技經硅驗證的和獲得USB標志認證的DesignWare?USB 2.0 nano PHY知識產權（IP）。作為一家提供包括控制器、PHY和驗證IP等USB2.0接口完整IP解決方案的領先供應商，新思科技繼續致力于通過提供高品質IP助力設計人員降低集成風險，這些IP具備了驗證過的互操作性，并與標準規范設計兼容。

DesignWare USB 2.0 nano PHY IP專為各種高市場容量移動和消費電子應用而設計的，這些應用的關鍵要求包括要實現面積最小、低動態和泄漏功耗等特性。此外，DesignWare USB 2.0 nano PHY IP內建了調整電路，可支持快速的、芯片加工后的調整，以應對意外的芯片/電路板寄生或工藝變化，而無需用戶對現有設計進行修改。這一特性使得設計人員能夠提高良品率，并最大限度地降低昂貴的芯片改版成本。

“新思科技經過硅驗證的DesignWare USB2.0 nano PHY IP與中芯國際的低漏電65nm工藝技術相互融合，使得我們雙方的客戶能夠容易地將先進功能集成到可幫助他們滿足低功耗要求、實現關鍵上市時間目標和快速投入量產的工藝中?！敝行緡H高級副總裁兼首席業務官季克非表示，“近來，客戶充分利用中芯國際65nm低漏電工藝和新思科技USB2.0 nano PHY IP在硅晶片領域大獲成功，這讓我們信心倍增。我們將加強與新思科技的戰略和協同關系，利用我們業內領先的集成、功率效率和性價比，為我們的客戶提供明顯領先的優勢。我們期待著與新思科技一如既往地開展持續合作，并向更先進的工藝制程邁進?！?/p>

“隨著新思科技面向SMIC 65nm LL 工藝技術的高品質DesignWare USB2.0 nano PHY的上市，我們將繼續向設計人員提供他們滿足當今制造工藝要求所需的知識產權?！毙滤伎萍冀鉀Q方案集團營銷副總裁John Koeter表示，“我們通過與中芯國際合作，在其65 nm低漏電工藝中對我們的USB 2.0 nanoPHY IP進行硅驗證。這種做法為我們的客戶提供了成熟的、經過認證的IP解決方案，使他們能夠在集成DesignWare IP的過程中降低所面臨的風險，并加快產品的上市時間。”