TSMC推出先進(jìn)工藝互通式電子設(shè)計(jì)自動(dòng)化格式

TSMC 4月7日宣布針對(duì)65nm、40nm及28nm工藝推出已統(tǒng)合且可交互操作的多項(xiàng)電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation，EDA）技術(shù)檔案。這些與設(shè)計(jì)相關(guān)的技術(shù)檔案套裝包括可互通的工藝設(shè)計(jì)套件（iPDK）、工藝設(shè)計(jì)規(guī)則檢查（iDRC）、集成電路布局與電路圖對(duì)比（iLVS）及工藝電容電阻抽取模組（iRCX）。

iPDK、iDRC、iLVS及iRCX技術(shù)系由TSMC與EDA合作伙伴一同在半導(dǎo)體產(chǎn)業(yè)的互通項(xiàng)目下通過驗(yàn)證，也是TSMC“開放創(chuàng)新平臺(tái)”之一。

先進(jìn)半導(dǎo)體制造技術(shù)之工藝與設(shè)計(jì)規(guī)則相對(duì)復(fù)雜，且需要更仔細(xì)且精準(zhǔn)的描述，才能使得芯片設(shè)計(jì)作到正確的電路布局與模擬，并在布局完成后能做好驗(yàn)證與分析。TSMC結(jié)合了主要的EDA生態(tài)系統(tǒng)伙伴一同定義與發(fā)展符合TSMC工藝需求的一致架構(gòu)及可互通之格式，這些伙伴均是本公司“開放創(chuàng)新平臺(tái)”互通項(xiàng)目的成員，他們不僅在設(shè)計(jì)軟件上支援新格式，也驗(yàn)證實(shí)際芯片產(chǎn)出的準(zhǔn)確性，而這項(xiàng)驗(yàn)證程序可去除資料的不一致，減少軟件的驗(yàn)證時(shí)間并增加設(shè)計(jì)的準(zhǔn)確性。

TSMC與系統(tǒng)開發(fā)伙伴Mentor公司與Synopsys公司共同開發(fā)第一個(gè)40nm iDRC與iLVS，同時(shí)也與品質(zhì)保證暨驗(yàn)證伙伴Magma公司與Cadence公司一同進(jìn)行驗(yàn)證。此外，TSMC也與系統(tǒng)開發(fā)伙伴與Synopsys公司與Ciranova公司共同開發(fā)第一個(gè)65nm iPDK，并與品質(zhì)保證暨驗(yàn)證伙伴Magma 公司與Springsoft公司一同進(jìn)行驗(yàn)證。上述兩項(xiàng)可互通的技術(shù)檔案自去年七月以來均陸續(xù)提供予客戶驗(yàn)證。經(jīng)過廣泛的測(cè)試之后，65nm iPDK、40nm iPDK及65nm與40nm iDRC及iLVS，均已準(zhǔn)備好以供量產(chǎn)設(shè)計(jì)。