一種低功耗容錯運動估計硬件結構

王洪源 陳慕羿

摘 要:提出一種低功耗的運動估計硬件結構。該結構在并行GEA結構的基礎上,對關鍵的絕對差和模塊應用了差錯復原機制,以對抗在工藝參數波動和(或)工作電壓超比例縮小(VOS)時可能產生的邏輯級時序錯誤。這里采用一個亞采樣電路ISR[CD*2]SSAD,將VOS技術和算法級容噪設計集成到絕對差和模塊中,實現了該模塊的差錯檢測和糾正,與原并行GEA結構相比,具有更低的功耗。計算結果表明,整個運動估計模塊的功率可節省16%。

關鍵詞:運動估計;并行GEA;算法級容噪技術;電壓超比例縮小;低功耗

中圖分類號:TN919.81

0 引 言

在視頻編解碼系統的硬件實現中,運動估計核約占編碼器總計算復雜度的66%~94%。因此低功耗運動估計的實現具有非常重要的意義。在此,針對工藝參數波動和(或)工作電壓超比例縮小(VOS)時可能產生的邏輯級時序錯誤,將VOS技術與差錯復原機制相結合,并將算法級容噪(ANT)設計集成到并行GEA結構中,實現了絕對差和模塊中的差錯檢測和糾正,降低了芯片的功耗。

1 ANT[CD*2]GEA結構

在GEA算法中,一個大小為N×N的塊被劃分為2琇×2琇個大小為(N/2琇)×(N/2琇)У淖涌欏５鼻翱楹退閹骺槭據分別記為C和S。CS是當前塊中一個子塊中所有像素的和,SS是一個候選塊中一個子塊內所有像素的和。亞采樣SAD(SSAD)是CS和SS之間的絕對差之和。在計算完所有的SSAD(玬,n)值之后,可以找到具有最小的玀個SSAD值的運動向量([WTHX]m[WTBX]璱,[WTHX]n[WTBX]璱),將第M個小的SSAD值記為SSAD玀。最后,計算這┆玀個搜索位置對應的SAD,以找出最終的運動向量。這里取獿=2,M=7。

為了并行計算候選塊的SSAD,將它們分為玃個組。將玬%玃

值相等的選塊劃分為一組,對于每組分別找出具有最小SSAD值的獽個最可能的運動向量,當估計完所有SSAD值之后,進一步計算獽×P個搜索位置的SAD值,以得到最終的運動向量。下面將以㎞=16,L=2,P=8,K=3為例,介紹本文所提出的〢NT[CD*2]狦EA 結構。

集成脈動模塊由24個脈動列PE和額外的加法器組成,脈動列PE中每個周期的輸入為一個4×1像素之和,同時產生4個4×4塊和。圖1所示的SSAD樹用于計算SSAD/SAD值。其中,每個A/D單元計算兩個8 b樣本的絕對差。當SSAD樹用于生成SSAD值時,其輸入為當前塊的16個子塊和與一個候選塊的16個子塊和。當SSAD樹用于計算SAD值時,輸入為當前塊數據與候選塊數據行,其輸出送至一個16 b的累加器,對于每個候選塊,計算SAD需要16個周期。將該SSAD樹的輸出記為SSAD璦(SAD璦)。オ

在實際應用中,這兩個假設都是容易滿足的。首先,由于MSSAD計算過程中的LSB特性,時序違反引起的差錯將發生在高位比特MSBs。因此,當MSSAD塊產生錯誤時,錯誤幅度較大,它滿足上述第一個條件。其次,與MSSAD塊相比,ISR[CD*2]SSAD塊的輸入數目減少為其1/玬,時鐘頻率更低,計算量更小,功耗更低。因此,采用最壞情況設計,該塊可以實現無差錯計算,它滿足第二個條件。

圖3是ANT[CD*2]GEA系統的PE陣列中一個PE單元的結構。其中,ANT[CD*2]SSAD模塊與比較器樹串行連接,比較器(CMP)樹的功能是在一組候選塊中找到最小的獽個SSAD值,或在獽×P個塊中找出最小SAD值。

2 功耗分析

下面分別計算原MSSAD模塊與所提出的ANT[CD*2]SSAD模塊的功耗,并將結果進行對比。假設MSSAD的常規設計中所采用的工作電壓為玍ヾd[CD*2]crit,當電壓低于該值時,將引起時序違反。此時,總功率消耗為:

得到的計算結果表明,該模塊的功率節省可以達到45%。在實際中,SSAD/SAD模塊的功耗約占并行GEA系統功耗的35%,因此與原并行GEA結構相比,這里所提出的ANT[CD*2]GEA結構的總功耗可節省達16%。

3 結 語

隨著集成電路工藝尺寸的不斷縮小,工藝變化和電學效應等非理想因素對芯片的影響越來越嚴重。這里將VOS技術與差錯復原機制相結合,以并行GEA結構為基礎,在關鍵的SSAD/SAD模塊中集成了算法級容錯電路,從而給出了一種低功耗的運動估計容錯硬件[LL]結構 ANT[CD*2]GEA。 計算結果表明,在典型情況下,總功耗可節省16%。

參 考 文 獻

[1]Shanbhag N R.Reliable and Energy[CD*2]efficient Digital Signal Processing[A].DAC 2002[C].New Orleans,2002:830[CD*2]835.

[2]Varatkar G V,Shanbhag N R.Error[CD*2]Resilient Motion Estimation Architecture[J].IEEE Trans.on VLSI Systems,2008,16(10):1 399[CD*2]1 412.

[3]賴曉玲,桑紅石,鄭兆青,等.H.264分像素插值濾波方法及其VLSI實現[J].微電子學與計算機,2007,24(7):187[CD*2]189.

[4]Huang Y W,Chien S Y,Hsieh B Y,玡t al.Global Elimination Algorithm and Architecture Design for Fast Block Matching Motion Estimation[J].IEEE Trans.on Circuits and Syst.Video Technol.,2004,14(6):898[CD*2]907.

[5]Huang Y W,Chen C Y,Tsai C H,玡t al.Survey on Block Matching Motion Estimation Algorithms and Architectures with New Results[J].Journal of VLSI Signal Processing Systems for Signal,Image and Video Technology,2006,42(3):297[CD*2]320.

[6]Jong[CD*2]Nam Kim,Sung[CD*2]Cheal Byun,Yong[CD*2]Hoon Kim,┆玡t al.狥ast Full Search Motion Estimation Algorithm Using Early Detection of Impossible Candidate Vectors[J].IEEE Trans.on Signal Processing,2002,9(50):2 355 [CD*2] 2 365.

[7]Chou[CD*2]Chen Wang,Chia[CD*2]Jung Lo,Cheng[CD*2]Wei Yu.Efficient Motion Estimation using Sorting[CD*2]Based Partial Distortion Search[A].2006 IEEE International Conference on Multimedia and Expo.[C].2006,7:153 [CD*2] 156.

[8]Wing Cheong Chan,Oscar C A,Ming Fai Fu.Improved Global Motion Estimation using Prediction and Early Termination[A].International Conference on Image Processing[C].2002(2):285 [CD*2] 288.

[JP2][9]Namuduri K R.Motion Estimation using Spatio[CD*2]temporal Contextual Information[J].IEEE Trans.on Circuits and Systems for Video Technology,2004,8(14):1 111[CD*2] 1 115.[JP]

[10]Hsia S C.VLSI Implementation for Low[CD*2]complexity Full Search Motion Estimation[J].IEEE Trans.on Circuits Syst.Video Technol.,2002,7(12):613[CD*2]619.

[11]陳紅,齊華,張健.基于遺傳塊匹配算法的高效運動估計技術研究[J].現代電子技術,2008,31(10):121[CD*2]123.

[12]盧佩,張正炳,劉效勇.運動估計中對不規則塊匹配算法的理論研究[J].現代電子技術,2004,27(21):1[CD*2]3.