基于MPC8568E的高性能通信處理器模塊研究

潘晨昕,周玉娟

（中國電子科技集團公司第五十四研究所,河北 石家莊 050081）

0 引言

隨著IPv6技術的不斷成熟及發(fā)展,它已經成為下一代網(wǎng)絡的主要技術。由于IPv6協(xié)議的復雜性以及通信設備對CPU的處理能力要求越來越高,同時對通信協(xié)議、接口類型等要求也越來越強,迫切需要處理速度更快、性能更高的系統(tǒng)支持,為適應這一發(fā)展趨勢,目前處理器廠商相繼研發(fā)出速度快,集成度高的高性能通信處理器產品來支持下一代網(wǎng)絡技術,在某課題設計中,應用FreeScale公司生產的PowerQUICC III MPC8568E處理器,它是目前電信和網(wǎng)絡市場最先進的集成通信微處理器系統(tǒng)芯片之一,應用該芯片設計了高性能集成通信處理器模塊,主要滿足下一代網(wǎng)絡應用對高性能通信處理器的需求,該模塊也可以應用于復雜的協(xié)議處理系統(tǒng)及網(wǎng)絡互連互通設計中。

1 MPC8568E芯片的硬件特性

MPC8568E具有很強的功能擴展能力,其內核為高性能的36位地址嵌入式PowerPC e500v2,時鐘頻率最高可達1.33GHz;2個增強的三速以太網(wǎng)控制器（eTSECs）,支持10/100/1000M以太網(wǎng)/802.3網(wǎng)絡協(xié)議;可靈活配置的高速緩沖存儲器和可提供最大16G字節(jié)的主內存的內存控制器;32bit PCI控制器,支持66MHz的速率。與上一代PowerPC相比較,MPC8568E在芯片的內部集成了用于實現(xiàn)復雜協(xié)議處理的QUICC機和與IPSec應用相關的用于實現(xiàn)安全的安全機（SEC enginee）。

2 設計與實現(xiàn)

圖1為高性能通信處理器模塊的實現(xiàn)框圖,該模塊主要完成了以下功能:系統(tǒng)存儲、10/100/1000M以太網(wǎng)接口、與IPSec應用相關的基于硬件的加密及解密功能、串口驅動器以及通過板間連接器實現(xiàn)的ATM、POS、以太網(wǎng)、PCI總線等的擴展功能。

圖1 高性能通信處理器模塊實現(xiàn)框圖

2.1 高性能通信處理器模塊的設計

MPC8568E是高性能通信處理器模塊的主要芯片,所以它的外圍芯片的選型及連接設計至關重要。MPC8568E的外部存儲器件包括Micron公司的SDRAM存儲器、DDR2 SDRAM存儲器及Intel公司的flash。MPC8568E采用66MHz外部時鐘,內核工作時鐘頻率不小于1.0GHz。SDRAM存儲器掛接在MPC8568E的LOCAL總線,總線數(shù)據(jù)寬度為32位,主要完成數(shù)據(jù)的存儲功能;DDR2 SDRAM存儲器掛接在MPC8568E的DDR2 SDRAM控制總線上,總線數(shù)據(jù)寬度為64位,具有8位的ECC數(shù)據(jù)控制功能,主要完成數(shù)據(jù)的存儲及實現(xiàn)QUICC機相關功能應用所需的表存儲功能;64MB的FLASH存儲器,用于存儲操作系統(tǒng)內的引導程序、存儲操作系統(tǒng)內核和數(shù)據(jù)掉電保存等功能。

MPC8568E的QUICC機外接MARVELL公司的88E1111 10/100/1000M以太網(wǎng)PHY芯片,可實現(xiàn)千兆以太網(wǎng)的接口功能。其他的ATM、POS、PCI總線等的擴展功能主要通過板間連接器實現(xiàn)。

2.2 QUICC機實現(xiàn)10/100/1000M以太網(wǎng)口

QUICC機是MPC8568E內部集成的功能模塊,它是通用的通信集合體,集成了多個通信外圍控制器,可提供在線系統(tǒng)設計并能夠滿足多種應用需求,特別是在通信與網(wǎng)絡系統(tǒng)中得到了廣泛的應用。通過系統(tǒng)片上（SoC）設計方法來實現(xiàn)設計結構的可擴展性。QUICC機應用SoC設計方法能夠方便地應用在多種產品中,而只需設置不同的配置參數(shù)。應用多RISC內核擴展因子能夠同時運行多個任務。而且由于它的頻率及技術上具有可擴展性,因此它的性能可隨著應用需求進行變化。

此外,QUICC機能夠配置為單一RISC或雙RISC通信處理機。對于較高性能的接入可配置為雙RISC通信機而且也可以擴展到多RISC結構。

QUICC機內部包含了如圖2所示的2個同樣的組,每個組包含4個UCC。這2個組都可由RISC機控制。公共的多用戶RAM可用于存儲RISC機的參數(shù),每個RISC有一個與其相聯(lián)系的ROM,包含代碼映像,通過指令RAM可有選擇地用于運行附加代碼。QUICC機主要包括:可支持256個通道的MCC;8個通用通信控制器（UCCs）,支持以太網(wǎng)、UART、ATM、HDLC、QMC;2個UTOPIA/POS-PHY L2控制器（UPC）;2個SPI控制器以及8TDMs的時槽分配器（TSA）及串行接口（SI）等。

圖2 QUICC機模塊單組結構圖

由于版面的限制,本節(jié)主要對通過配置QUICC機模塊并外接88E1111實現(xiàn)的10/100/1000M以太網(wǎng)接口功能進行詳細的介紹。圖3為以太網(wǎng)的數(shù)據(jù)流框圖,無論發(fā)送和接收方向的數(shù)據(jù)都主要流經3個模塊:Data Buffer、UCC Virtual FIFO和physical port。數(shù)據(jù)流經過QUICC機UCC的路徑需要將UCC配置為以太網(wǎng)的協(xié)議類型。其具體配置方法如下。

圖3 UCC Ethernet Data Flow數(shù)據(jù)流框圖

①設置必要的默認參數(shù)。包括maxFrameLength、numQueuesTx、numQueuesRx、typeOrLen、minFrameLength、vlanT ype、vlanTci、maxRxBufLength等寄存器的設置,例如maxFrameLength代表最大幀長度寄存器,通常將此值設為1 518;vlanType代表VLAN類型,建議設置為0x8100;

②設置buffer descriptor（BD）。最好設成標準的以太網(wǎng)格式,以TxBD為例,前16 bit代表BD的狀態(tài),中間16個bit代表數(shù)據(jù)長度,最后 32個bit代表傳送數(shù)據(jù)緩存區(qū)的指針;

③設置寄存器的初始化參數(shù)及RAM區(qū)參數(shù)。包括GUEMR、UPSMR、MACCFG1、MACCFG2、IPGIFG、HAFDUP、MIIMCFG、CECDR、CECR、SQPTR、TSTATE、RQPTR、MRBLR、MFLR、MINFLR、RBDQPTR等寄存器,例如GUEMR控制UCC是工作在快速模式還是慢速模式,此寄存器中的第7位是URMODE,代表UCC接收模式,設置為0時,代表UCC接收被配置為低速協(xié)議,設置為1時,代表被配置為低速協(xié)議,此寄存器中的第8位是UTMODE,代表UCC發(fā)送模式,設置同URMODE;SQPTR,代表Base address of the send queue memory region,此值需根據(jù) Tx buffer descriptor的需要進行設置;MRBLR,代表Maximum receive buffer length,通常將此值設為1 536;

④初始化并行口。此步驟是通過配置CPDIR1E、CPDIR2E、CPODRE、CPPAR1E、CPPAR2E等寄存器來實現(xiàn)。例如CPDIR1E的比特位分別為DIR0至DIR15,通過對這些比特位的設置來達到并行口初始化的目的;

⑤使能并進行數(shù)據(jù)的發(fā)送和接收,此步驟通過設置GUMR寄存器來實現(xiàn)。GUMR的第27位和第28位分別是ENR和ENT,將這兩位置1即可。另外還可以通過將GUMR的DIAG位置1來設置環(huán)回。

3 結束語

高性能通信處理器的處理速度較快并且支持多種通信協(xié)議接口,為下一代網(wǎng)絡技術的實現(xiàn)提供了通用的系統(tǒng)平臺,本設計采用MPC8568E實現(xiàn)了高性能通信處理器模塊,提供了多種通信接口,充分應用了其內部集成模塊的功能,發(fā)揮了MPC8568E優(yōu)秀的通信控制和處理能力,為今后實現(xiàn)更為復雜的協(xié)議處理系統(tǒng)及網(wǎng)絡互連互通設計提供了方便,縮短了設備的研發(fā)周期。目前,本設計已在工程中得到應用,工作穩(wěn)定可靠。

[1]（美）Rich Seifert著.千兆以太網(wǎng)技術與應用[M].郎波等譯.北京:機械工業(yè)出版社,2000.

[2]FreeScale Corp.MPC8568e PowerQUICC IIITM Integrated Processor Hardware Specification[S],2007.

[3]QUICC Engine Block Refernce Manual[S],2007.

[4]FreeScale Corp.MPC8568e PowerQUICC IIIIntegrated Processor Family Reference Manual[S],2007.