一種輸出可調(diào)CMOS帶隙基準(zhǔn)源

劉錫鋒

(無錫機(jī)電高等職業(yè)技術(shù)學(xué)校,江蘇 無錫214045)

基準(zhǔn)源在集成電路應(yīng)用中非常重要而廣泛。基準(zhǔn)電壓的發(fā)展經(jīng)歷了早期的分壓式基準(zhǔn)電壓到自舉基準(zhǔn)源和穩(wěn)定性較高的帶隙基準(zhǔn)源。近年來，采用專門基準(zhǔn)源電路來為系統(tǒng)提供參考電壓也越來越廣泛地被應(yīng)用到高精度、低電壓電路中。通?；鶞?zhǔn)電壓是電源電壓和溫度的函數(shù)，這導(dǎo)致在應(yīng)用中基準(zhǔn)電壓變得不穩(wěn)定而影響電路工作，嚴(yán)重的甚至引發(fā)邏輯混亂和錯(cuò)誤。傳統(tǒng)的帶隙基準(zhǔn)源雖然能產(chǎn)生對(duì)VDD和溫度相對(duì)穩(wěn)定的基準(zhǔn)電壓，但其局限性是其只能產(chǎn)生約1.25 V左右的基準(zhǔn)電壓。顯然,固定的基準(zhǔn)電壓對(duì)于電路設(shè)計(jì)者而言限制非常大，特別是在功耗要求和核心電壓越來越低的情況下,要想克服上述問題和限制，必須對(duì)傳統(tǒng)基準(zhǔn)源的結(jié)構(gòu)有所改進(jìn)。

1 可調(diào)帶隙基準(zhǔn)電路

在改動(dòng)傳統(tǒng)帶隙基準(zhǔn)電路的基礎(chǔ)上得到如圖1所示的電路，由于改進(jìn)了電路，使得在能不改變傳統(tǒng)帶隙基準(zhǔn)的特性（即溫度和電源電壓小相關(guān)性）的情況下，輸出可調(diào)。電路共由14個(gè)MOS管、4個(gè)電阻、2個(gè)做二極管使用的三極管組成，主要由偏置電路、啟動(dòng)電路、強(qiáng)制電流鏡、功能電路、輸出電路五大部分組成。

偏置電路：圖 1中M1、M2、M3作為偏置電路，為 M4提供偏置電壓，M1、M2、M3的尺寸參照運(yùn)放中偏置電路的尺寸，故可知M4柵端電壓為1.5 V。

啟動(dòng)電路：M4為啟動(dòng)電路，它可以使得基準(zhǔn)電路輸出電壓保證不在0點(diǎn)，而穩(wěn)定于所要得到的電壓點(diǎn)。因?yàn)橛蓺W姆定律得知的電流電壓特性曲線為一直線，而二極管的特性曲線為一指數(shù)函數(shù)。由電流鏡原理可知，M11和M12源端電壓和兩個(gè)管子中流經(jīng)的漏源電流I被強(qiáng)制相等,故當(dāng)電路工作于穩(wěn)定狀態(tài)時(shí)，D2與R1中流過的電流相等，故此時(shí)D2的指數(shù)函數(shù)和R1直線函數(shù)必定相交。而指數(shù)函數(shù)和直線函數(shù)的交點(diǎn)有2個(gè)，除了工作點(diǎn)外0點(diǎn)也是它們的交點(diǎn)。為了避免電路穩(wěn)定在0點(diǎn)，故需要外加啟動(dòng)電路。由圖1可知，當(dāng)電路處于0點(diǎn)時(shí)，M4的源端電壓即 M9,M10的柵端電壓為 0,則 VGSM4>VTHM4，M4則會(huì)給M9，M10上電，從而使電路離開 0點(diǎn)，直到電路穩(wěn)定在工作點(diǎn)。當(dāng)電路工作在工作點(diǎn)時(shí)，M4漏端電壓將高于M4柵端電壓，從而使得VGS降到低于閾值電壓，使得M4關(guān)斷，不會(huì)影響到正常工作的其他電路。

強(qiáng) 制 電 流 鏡 ：M5、M6、M7、M8、M9、M10、M11、M12共 同 組成共源共柵強(qiáng)制電流鏡，通過該電路，可以使得流經(jīng)M11和M12的源極電流強(qiáng)制相等，設(shè)為 I，同時(shí)由于共柵的接法，M11和M12遠(yuǎn)端電壓也相等。

功能電路：R1、2 個(gè) R2、D1、D2組成基準(zhǔn)源功能電路。D1，D2兩個(gè)基集共接的 PNP三極管在此是作為二極管使用，其中 D2的發(fā)射極面積為 25 μm2，D1的發(fā)射極面積為 100 μm2為 D2的 4倍。這樣 D2的反偏飽和電流 ISS2應(yīng)該為 D1的 4倍，由參考文獻(xiàn)[3]可知：

由(2)式可得：

由二極管電流電壓關(guān)系可知,當(dāng)二極管正向偏置時(shí)，正偏電流為：

(4)式當(dāng)正偏電壓VD遠(yuǎn)大于熱電壓Vt時(shí),可化為：

其中VD為二極管兩端電壓，Vt為熱電壓。

由于強(qiáng)制電流鏡的緣故，可知VSM11=VSM12，為了簡(jiǎn)化符號(hào),此處令 VSM12=V1，VSM11=V2；流經(jīng) R1的電流為 I1,流經(jīng)R2的電流為I2，由歐姆定律可知，流經(jīng) 2個(gè) R2的電流也必定相同，即同為 I2。那么基于分流原理，流經(jīng) D2的電流必定等同于流經(jīng) R1、D1的電流，同為 I1。

即：

從而可以化為：

前面已經(jīng)說明 ID1=ID2，結(jié)合(3)式，(9)式可化為：

從(11)式不難看出，其中包含了 Vt和 VD2這兩個(gè)變量，而這兩個(gè)變量中Vt為熱電壓具有正溫度系數(shù)，VD2為二極管正向?qū)妷壕哂胸?fù)溫度系數(shù)，所以只要適當(dāng)調(diào)配R2和R1的比率即使得I具有0溫度系數(shù)。在鏡電流I使之作用于電阻R3就可以得到一0溫度系數(shù)基準(zhǔn)電壓，并且可以通過調(diào)整R3阻值來調(diào)整輸出基準(zhǔn)電壓。熱電壓和二極管的溫度系數(shù)如下：

如果R1的值已知，則R2也就知道，接下來計(jì)算 R1,由 CSMC 0.5 μm工藝條件可知二極管的 JS≈1.5 mA則當(dāng)發(fā)射極面積A為25cm2時(shí)：

由式(3)、式(6)、式(8)、式(9)、式(11)可以推出：

如此就將I化做R1的函數(shù)，只要確定了I，就能求出R1。為了能夠使最終的電阻不至于太大,方便集成，在本電路中工作電流設(shè)定為30 μA，把此值代入(14)，利用迭代法可以求出 R1約為 2.4 kΩ，則 R2即為 40 kΩ。

輸出電路：輸出電路由 M13,M14和 R3組成,其中 M13,M14和 M6,M8共柵，即鏡像了 M6、M8中電流 I。 然后作用于R3,在R3端輸出電壓就得到了可以按使用者需要自由調(diào)節(jié)的基準(zhǔn)電壓。

2 仿真結(jié)果

由于是可調(diào)輸出基準(zhǔn)，所以本文分別對(duì)帶隙基準(zhǔn)電路在兩種輸出電壓情況下做了電源電壓仿真和溫度仿真。仿真結(jié)果分別是：圖2為1.25 V輸出時(shí)電源電壓對(duì)輸出基準(zhǔn)電壓的影響,圖3為1.25 V輸出時(shí)溫度對(duì)輸出基準(zhǔn)電壓的影響；圖4為250 mV輸出時(shí)電源電壓對(duì)輸出基準(zhǔn)電壓的影響,圖5為250 mV輸出時(shí)溫度對(duì)輸出基準(zhǔn)電壓的影響。

從圖2可以看出當(dāng)1.25 V輸出時(shí)，基準(zhǔn)電壓對(duì)VDD的偏差為一個(gè)正值：20 mV/V,這個(gè)值相對(duì)于分壓型電路，偏差值幾乎完全不受電源電壓的影響，達(dá)到了設(shè)計(jì)要求。從圖3可以看出，基準(zhǔn)電壓對(duì)溫度的偏差為負(fù)溫度系數(shù),為-1.37 mV/℃。

同樣,當(dāng) 250 mV輸出時(shí)對(duì)VDD的偏差為20 mV/V，這個(gè)值和1.25 V輸出時(shí)對(duì)電源電壓偏差值匹配良好，即說明本設(shè)計(jì)不論輸出基準(zhǔn)是多少伏，基準(zhǔn)電壓受VDD影響是一個(gè)定值。而基準(zhǔn)電壓在250 mV輸出時(shí)對(duì)溫度的偏差為一個(gè)負(fù)值,為-0.29 mV/℃。這個(gè)值較1.25 V輸出時(shí)降低了很多，說明此電路當(dāng)輸出基準(zhǔn)越小時(shí)，得到的溫度特性越好。

從仿真結(jié)果可以看出輸出電壓穩(wěn)定性良好，滿足本設(shè)計(jì)要求。

本設(shè)計(jì)是在傳統(tǒng)帶隙基準(zhǔn)電壓源理論的基礎(chǔ)上，對(duì)電路進(jìn)行改進(jìn)而得到的高精度、輸出可調(diào)的基準(zhǔn)電壓源，在設(shè)計(jì)電路中增加了啟動(dòng)電路。仿真結(jié)果顯示該設(shè)計(jì)溫度系數(shù)高，可輸出不同范圍穩(wěn)定的基準(zhǔn)電壓，達(dá)到了預(yù)期的設(shè)計(jì)目標(biāo)。

[1]RAZARI B.模擬CMOS集成電路設(shè)計(jì)[M].北京：清華大學(xué)出版社，2004.

[2]艾倫 B，格里本.雙極與CMOS模擬集成電路設(shè)計(jì)[M].上海：上海交通大學(xué)出版社，2007.

[3]DONALD A neamen.Semiconductor Physics And Devices[M].Beijing:Tsinghua publish house,2003.

[4]RAZAVI B,MCGRAW H.Design of analog CMOS integrated circuits[M].2001.

[5]ALLEN P E,HOLBERG R.CMOS analog circuit design 2nd ed[M].Beijing:publishing House of Electronics Industry,2003.