基于變動頻率濾波的新型數字鎖相環

伍小杰,趙冰潔,符曉,戴鵬

(中國礦業大學 信電學院,江蘇 徐州 221008)

1 引言

數字鎖相環技術作為并網運行系統的關鍵技術之一,一直是人們研究的熱點。為了使并網系統在各種非正常電網狀態下仍然能夠正常運行,單相電力鎖相環在設計時應考慮頻率變化、相角突變、電壓跌落、電網諧波等各種非正常狀態的影響。人們對單相 PLL的研究大多借鑒三相PLL[1]中的閉環結構,并通過構造2個虛擬的正交信號來實現。因此,單相PLL研究重點通常集中在鑒相器的設計上。文獻[2]采用反Park變換法獲得兩路正交信號,但由于2個獨立非線性環路的存在,使得采用傳統的線性設計和分析方法很難準確獲取系統參數。文獻[3]提出的基于FIR濾波器實現的Hilbert變換法,隨著濾波器階數的升高,運算量增大,對控制器要求較高。

文獻[4]提出了一種新穎的基于非線性動態模型的優化型數字鎖相環(EPLL)。EPLL和其它PLL相比具有結構簡單、靈敏度高、動態響應好的優點。針對傳統EPLL抗諧波干擾能力差的問題,本文將變動頻率平均值濾波(VFA)[5]的思想引入EPLL,在基本不影響其動態性能的條件下改善了EPLL的控制效果。

2 EPLL系統分析

EPLL控制結構如圖1所示,采用誤差閉環控制,由于EPLL的鑒相器可以實時地輸出估算值和實際值的偏差,因此具有很好的動態響應性能。

圖1 EPLL系統結構框圖Fig.1 Block diag ram of the EP LL system

但是當輸入中ui含有諧波時,用表示輸入電壓第k次諧波的幅值,k=2n±1(n為正整數)為奇次諧波的次數。令=kωt+,為k次諧波的初始相角。,φ分別為輸入和輸出的初始相角。則鑒相器的輸出在穩態下可以表示為

由式(1)可知,穩態下跟蹤誤差中仍然含有2,4,6等偶次諧波并導致EPLL輸出相角的畸變,因此本文選擇一種基于VFA原理的濾波器以兼顧鎖相環對響應速度和系統計算量的要求,它結構簡單易實現,對偶次諧波有較強的濾波效果,且對系統的響應速度影響較小。

3 VFA-EPLL系統構成

VFA-EPLL結構如圖2所示。VFA濾波利用任何次諧波在一個基波周期內的積分為零的原理,通過一個變頻延時環節濾除偶次諧波分量而完整保留直流分量,而在單相鎖相環應用中,穩態下變頻延時時間固定為0.02 s。

另外,針對文獻[5]中EPLL在暫態過程中存在輸出頻率超調過大的問題又在主控制環路之外加入了斜率限幅和低通濾波器(LPF)。這樣對主控制環路的動態性能影響不大,又有效減小了輸出頻率波動帶來的影響。

在實際系統的上電瞬間,電網瞬時角度是無法預測的。考慮極限當-φ=180°時,仿真分析的穩態時間約為2個電網周期。因此,本文借鑒了傳統過零檢測的思想,將初始相角定位在0°附近,從而使調節時間縮短至一個電網周期以內。

圖2 改進后的VFA-EPLL結構框圖Fig.2 Block diagram of the improved VFA-EPLL system

4 仿真研究

在Matlab軟件上對所提方法進行仿真。仿真條件:電網頻率50 Hz,電網電壓220 V,調節系數m=1.2,采樣頻率=5 kHz,濾波器截止頻率f=25 Hz,斜率限幅di/dt=12。

公用電網允許的電壓諧波總畸變率為5%,圖3是0.22 s加入40%3次諧波的仿真結果,其中是鑒相器輸出信號。通過對比可以發現,3次諧波導致傳統的EPLL鎖相失敗。而正弦波輸出驗證了VFA-EPLL對諧波的抑制作用。

圖3 輸入含諧波時PLL穩態輸出Fig.3 The P LL waveforms in the steady states when the harmonic is inserted

圖4是電網初相角為180°的仿真結果。該結果表明,當加入了初始相位角定位控制后,調節時間由原來的2個電網周期縮短為0.5個周期。

圖4 初始相角和頻率變化波形Fig.4 The waveforms when initial phase angle and frequency change

考慮電網頻率在50±1 Hz范圍變化,在0.1 s將頻率升至51 Hz,由圖4可知大約1個周期后相位重新被鎖定,而頻率則在3個周期后以較小超調過渡至51 Hz,這證明了改進EPLL的優越性:既不影響主環路的動態性能,又有效地減小了頻率的波動。

圖5是電網相位角在0.22 s突加40°的仿真結果。由圖5可以看出,由于頻率處理模塊在主控制環路之外,因此雖然頻率響應的動態性能不高,但相位角的重新鎖定仍只需1個電網周期。

圖5 相位角突變40°時波形Fig.5 The waveforms of a phase-angle jump of 40°

電網電壓通常允許在 90%～110%之間變化,圖6是電壓在0.22 s由100%→70%變化的仿真結果,該仿真結果表明,電壓幅值的變化并不影響PLL對輸入的跟蹤鎖定。這是由于在穩態情況下,相角誤差信號uerr近似為零,此時估算電壓幅值A＾跟隨輸入電壓幅值V而改變,并不影響鑒相器的輸出。

圖6 電壓幅值100%→70%變化波形Fig.6 The waveforms of the voltage changes from 100%to 70%

5 實驗驗證

搭建了以數字信號處理器TMS320F2812為核心的實驗裝置,利用dSPACE實時仿真平臺中配有的I/O板DS2103(D/A轉換)實現任意電壓波形的產生,并將DSP A/D采樣得到的輸入信號和運算得到的鎖相環輸出信號通過SPI模塊控制T LV5614DAC芯片輸出。實驗參數選擇和仿真參數相同。

圖7a是輸入為標準正弦波時,輸入電壓和鎖相環輸出角頻率 ωt的實測波形。可見ui和ωt過零點相同,輸入輸出同相位,實現了PLL對輸入的跟蹤鎖定。圖7b是輸入信號中加入20%3次諧波和10%5次諧波時PLL的穩態響應波形。對比圖7a和圖7b可見諧波電壓并沒有影響PLL的正常跟蹤鎖定性能,從而驗證了提出的改進EPLL的優越性。

圖7 VFA-EP LL實驗波形Fig.7 Experimental waveforms of VFA-PLL control

6 結論

在對現有EPLL的性能進行分析的前提下,引入VFA濾波器消除諧波干擾下相角鎖定的穩態誤差。在主控制回路之外加入頻率的濾波和斜率控制,并將此輸出頻率作為VFA濾波器的時間常數。借鑒硬件過零檢測的思想,在估算的零點附近使能鎖相環并設置相應的初始狀態,給出仿真結果和實驗結果。

仿真和實驗結果分析表明,本文所提出的VFA-EPLL解決了其存在的抗諧波干擾能力差的問題;減小了暫態下頻率的波動;縮短了相角鎖定的調節時間,解決了初始相角偏差過大可能引起的失鎖問題。

將VFA思想引入EPLL來改進其控制性能是本文新的嘗試,并在此基礎上解決了頻率超調過大、初始相位角定位不準等問題。不足之處在于頻率控制模塊導致相角鎖定先于頻率鎖定,影響了頻率響應速度。

[1] 孔雪娟,羅昉,彭力,等.基于周期控制的逆變器全數字鎖相環的實現和參數設計[J].中國電機工程學報,2007,27(1):60-64.

[2] Arruda Lícia N,Silva Sidelmo M,Filho B J C,et al.PLL Structures for Utility Connected Systems[C]∥36th Industry Applications Society Annual Meeting,2001,4:2655-2660.

[3] 任碧瑩,鐘彥儒,孫向東,等.基于有限沖擊響應濾波器線性相移控制的單相系統數字鎖相環[J].電工技術學報,2008,23(8):121-125.

[4] Rubens M,Santos Filho,Paulo F Seixas,et al.Comparison of T hree Single-phase PLL Algorithms for UPS Applications[J].IEEE T ransactions on Power Electronics,2008,55(8):2923-2932.

[5] Sybille G,Le Huy H.Digital Simulation of Power Sy stems and Power Electronics Using the Matlab/Simulink Power System Blockset[C]∥IEEE Power Eng Soc Winter Meeting,2000:2973-2982.

修改稿日期:2010-05-24