音頻功率放大器的CMOS電路設(shè)計(jì)

摘 要:完成了一種橋式連接音頻功率放大器的仿真和設(shè)計(jì)。該音頻功率放大器的主體為橋式連接的兩個(gè)運(yùn)算放大器，使用盡可能小的外部組件提供高質(zhì)量的輸出功率，不需要輸出耦合電容、 自舉電容和緩沖網(wǎng)絡(luò)。應(yīng)用Cadence的Spectre模擬仿真工具進(jìn)行電路仿真，得到其電路指標(biāo)如頻響特性、電源電壓抑制比、總諧波失真等均達(dá)到要求。該音頻功率放大器具有良好的市場(chǎng)應(yīng)用前景。

關(guān)鍵詞:音頻功放; 放大器; 模擬CMOS; 電路仿真

中圖分類號(hào):TN43文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào):1004-373X(2010)08-0016-03

CMOS Circuit Design of Audio Power Amplifier

WAN Wei

(Wuhan University of Science and Technology， Wuhan 430081， China)

Abstract: The simulation and design of a bridge connecting audio power amplifier is completed. The main sections of audio power amplifier are two audio op-amps connected with a bridge. Least possible external components are used to provide high-quality output power without any output coupling capacitance， bootstrap capacitance and buffer network. The Cadence Spectre simulation tools are applied for circuit simulation，the circuit indexes such as power supply to voltage rejection ratio， frequency response characteristics and total harmonic distortion are up to the requirement. The audio power amplifier has a good application prospect in the market.

Key words:audio power amplifier; amplifier; analog CMOS; circuit simulation

0 引 言

隨著集成技術(shù)的迅猛發(fā)展，體積小巧的便攜通信設(shè)備有了更加廣闊的市場(chǎng)前景。但是對(duì)于應(yīng)用于這些便攜式設(shè)備中的音頻功率放大器芯片則有更加嚴(yán)格的要求。便攜式設(shè)備體積小，由電池供電，所以要求音頻功率放大器芯片有盡可能少的外圍設(shè)備，盡量低的功耗。此外，對(duì)于通信設(shè)備而言，在頻率217 Hz時(shí)會(huì)產(chǎn)生CDMA噪聲，所以音頻功率放大器必須也有較強(qiáng)的電源抑制比(PSRR)。本文中的音頻功率放大器就是為了使用盡可能少的外部組件提供高質(zhì)量的輸出功率而專門設(shè)計(jì)的，它不需要外接自舉電容和耦合電容，所以非常適合于移動(dòng)電話或其他低壓設(shè)備。

1 電路結(jié)構(gòu)設(shè)計(jì)

眾所周知，AB類功放有比A類功放更高的效率，比B類放大器更低的交越失真。是現(xiàn)在音頻功率放大器市場(chǎng)上的主力軍。輸出運(yùn)放是整個(gè)電路的核心，它的性能直接影響著整個(gè)芯片的各性能參數(shù)。

1.1 運(yùn)放結(jié)構(gòu)的選擇[1]

本文中運(yùn)用兩個(gè)AB類輸出的運(yùn)放組成橋式結(jié)構(gòu)，如圖1所示。第一個(gè)放大器的增益可由外部設(shè)置，而第二個(gè)放大器的增益是內(nèi)部固定的單位增益。第一個(gè)放大器的閉環(huán)增益由Rf和RI的比值來確定，第二個(gè)放大器的增益由內(nèi)部?jī)蓚€(gè)20 kΩ的電阻固定。圖1中可以看出，第一個(gè)放大器的輸出作為第二個(gè)放大器的輸入，這樣使得兩個(gè)放大器的輸出在幅值上是相等的，而相位上相差180°。因此，整個(gè)電路的差分增益為:



AVD=2(Rf/RI)



圖1 橋式連接的功放結(jié)構(gòu)

橋式結(jié)構(gòu)的工作不同于經(jīng)典的單端輸出而負(fù)載另一端接地的放大器結(jié)構(gòu)。和單端結(jié)構(gòu)的放大器相比，橋式結(jié)構(gòu)的設(shè)計(jì)有其獨(dú)特的優(yōu)點(diǎn)。它可以差動(dòng)驅(qū)動(dòng)負(fù)載，因此在工作電壓一定的情況下輸出電壓的擺幅可以加倍。在相同條件下，輸出功率是單端結(jié)構(gòu)的4倍。橋式結(jié)構(gòu)和單端結(jié)構(gòu)相比還有另外一個(gè)優(yōu)點(diǎn)[2]。由于是差分輸出，VO1和VO2偏置在1/2VDD，因此在負(fù)載上沒有直流電壓。這樣就不需要輸出耦合電容，而在單電源供電單端輸出的放大器中這個(gè)電容是必須的，沒有輸出耦合電容，負(fù)載上1/2VDD的偏置可以導(dǎo)致集成電路內(nèi)部的功耗和可能的響度損失[3]。鑒于以上的種種優(yōu)點(diǎn)，這里選擇的電路結(jié)構(gòu)為，由兩個(gè)AB類輸出運(yùn)放組成的橋式連接放大器結(jié)構(gòu)。

1.2 放大器電路結(jié)構(gòu)

放大器電路圖如圖2所示。放大器第一級(jí)為折疊共源共柵結(jié)構(gòu)，這種結(jié)構(gòu)改善了兩級(jí)運(yùn)算放大器的共模輸入范圍以及電源噪聲抑制特性[4]。它可以看做是一個(gè)差分跨導(dǎo)級(jí)與電流級(jí)級(jí)聯(lián)再緊跟一個(gè)Cascode電流鏡負(fù)載的結(jié)構(gòu)。第二級(jí)為AB類推挽式輸出，這種輸出可以高效地利用電源電壓和電源電流。和一般共源共柵放大器所不同的是，在輸出端加入了M11，M12，M13，M14四個(gè)管子，使單端輸出變成了雙端輸出。這四個(gè)管子與偏置電路、第二級(jí)的推挽式輸出電路共同組成了兩個(gè)跨導(dǎo)線性環(huán)[5]。

跨導(dǎo)線性環(huán)是一個(gè)通過非線性電路提供線性關(guān)系的電路。圖2中M21，M13，M23，M24和M22，M12，M25，M26各組成了一個(gè)跨導(dǎo)線性環(huán)，容易得出:



VGS21+VGS13=VGS23+VGS24

又由于:



VGS21-VT=IDS21KW/L

于是有:



IDS21(W/L)21+IDS13(W/L)13=IDS23(W/L)23+IDS24(W/L)24



圖2 放大器內(nèi)部結(jié)構(gòu)圖

結(jié)果得到了一個(gè)與晶體管尺寸有關(guān)的電流表達(dá)式，由式中可以看出，輸出功率管M21的靜態(tài)電流由M13，M21，M23，M24的寬長(zhǎng)比與電流決定，與輸入信號(hào)無關(guān)[6]。因此，預(yù)先設(shè)定好四個(gè)管子的寬長(zhǎng)比，給M13，M23，M24以固定的電流，輸出功率管的靜態(tài)電流就被確定下來了。但是運(yùn)放中加入四個(gè)MOS管是否不會(huì)影響運(yùn)放的其他性能。從信號(hào)通路的角度看，晶體管M11，M12，M13，M14中只流過直流電流，沒有交流電流從中通過，它們屏蔽了交流行為，對(duì)來自第一級(jí)的電流表現(xiàn)為一個(gè)無窮大的交流阻抗[7]。這四個(gè)MOS管設(shè)置了輸出功率管的靜態(tài)電流，但是對(duì)于第一級(jí)的增益、帶寬均不起作用。所以放大器的增益仍然為:

AV1=gM1{[(gM9+gMB9)rO9rO7(rO1||rO5)]∥

[(gM15+gMB15)rO15rO17rO19]}

AV2=(gM21+gM22)rO21rO22

使用跨導(dǎo)線性環(huán)的目的是當(dāng)一個(gè)輸出晶體管流過大電流時(shí)，防止另一個(gè)輸出晶體管關(guān)斷。實(shí)際上，當(dāng)M21流過一個(gè)大的輸出電流時(shí)，M22就有可能被關(guān)斷。在流過大的輸出電流的情況下，至少要保證M22上能流過一個(gè)最小的電流，這樣就可以減少交越失真并且提高速度[8]。

對(duì)于這樣的多極點(diǎn)兩級(jí)運(yùn)放來說，在輸出端電阻和電容串聯(lián)做米勒補(bǔ)償[9]，以增大相位裕度，提高穩(wěn)定性。通過頻率補(bǔ)償，兩個(gè)主極點(diǎn)分別為:



p1=-1RA[CA+(1+AV2)C]

p2=-gM/CL



式中:RA是從M9漏端到地的總阻抗;CA是M9漏端到地的總寄生電容;CL是輸出端的總電容。p1是第一級(jí)放大器的輸出端產(chǎn)生的極點(diǎn)，米勒補(bǔ)償后離原點(diǎn)最近，成為主極點(diǎn);p2是輸出端產(chǎn)生的極點(diǎn)，米勒補(bǔ)償后離原點(diǎn)較遠(yuǎn)。同時(shí)由于電阻和電容形成了通路，產(chǎn)生一個(gè)零點(diǎn):



z=1/[C(1/gM-R)]

適當(dāng)調(diào)節(jié)R，使z=p2，可使零點(diǎn)與第二主極點(diǎn)相互抵消，增加了系統(tǒng)的穩(wěn)定性[10]。

2 仿真結(jié)果及分析

仿真性能參數(shù)如表1所示。用Cadence Spectre進(jìn)行仿真，使用了華潤(rùn)尚華0.5 μm的N阱CMOS工藝模型，模擬環(huán)境是VDD=5 V，T=27 ℃典型條件。

表1 仿真性能參數(shù)

GainPhasePSRR(217 Hz)THDPO

62 dB0.1%1 W

在5 V單電源下驅(qū)動(dòng)8 Ω負(fù)載，對(duì)于1 kHz，4 V峰-峰值的正弦波激勵(lì)，仿真得到負(fù)載上的電壓基波幅度為3.91 V。此時(shí)電源消耗的平均功率為3.15 W，功率放大器的效率為60.7%。總諧波失真為0.098%。總體上THD和效率隨輸入電壓變大而增加。放大器頻域響應(yīng)如圖3所示。

圖3 頻域響應(yīng)仿真圖

3 結(jié) 語

該設(shè)計(jì)的AB類輸出功率放大器電路，采用折疊式共源共柵結(jié)構(gòu)，功率管推挽式輸出， 同時(shí)利用外部電流源供電，采用低壓共源共柵電流鏡結(jié)構(gòu)的偏置電路。仿真結(jié)構(gòu)表明該運(yùn)放具有高增益，低輸入失調(diào)電壓，低THD等特點(diǎn)，同時(shí)具有良好的頻率特性，較低的靜態(tài)功耗， 滿足一塊高性能的AB類音頻功放芯片的要求。

參考文獻(xiàn)

[1]\\畢查德#8226;拉扎維. Design of analog CMOS integrated circuit[M]. 西安: 西安交通大學(xué)出版社， 2003.

[2]\\ Willy Sansen M C. 模擬集成電路設(shè)計(jì)精粹[M]. 北京: 清華大學(xué)出版社， 2008.

[3]曹政新， 熊紹珍. 一種新的超低THD低功耗CMOS音頻功率放大器[J]. 半導(dǎo)體學(xué)報(bào)， 2006， 27(9): 1552-1556.

[4]李鴻基， 龔敏. 音頻功放芯片中AB類輸出運(yùn)放的設(shè)計(jì)[J]. 現(xiàn)代電子技術(shù)， 2007，30(20): 192-194.

[5]何衛(wèi)東， 蔣亞東. 新型橋式連接音頻功率放大器設(shè)計(jì)[J]. 傳感技術(shù)學(xué)報(bào)， 2006， 19(5): 1585-1587.

[6]汪少康， 吳金. 一種BTL低靜態(tài)功耗CMOS音頻功率放大器的設(shè)計(jì)[J]. 電子器件， 2008， 31(2): 472-475.

[7]張金柱. 功率放大器的輸出級(jí)電路設(shè)計(jì)與應(yīng)用[J]. 山西電子技術(shù)， 2008(3): 30-31，68.

[8]HUIJSING J H. 運(yùn)算放大器理論與設(shè)計(jì)\\. 北京: 清華大學(xué)出版社， 2006.

[9]\\ALLEN P E， HOLBERG D R. CMOS模擬集成電路設(shè)計(jì)\\. 2版. 北京: 電子工業(yè)出版社， 2005.

[10]洪志良. 模擬集成電路分析與設(shè)計(jì)\\. 北京: 科學(xué)出版社， 2005.