基于EPM570的可逆直流調速模塊設計

摘 要:針對經濟型直流電機調速應用，采用EPM570T100C5芯片設計了一個通用的、可遠程控制的可逆調速模塊。調壓主回路采用兩組雙向可控硅、二極管橋式整流電路。介紹了CPLD實現調速的優點和雙向可控硅調速原理，給出了模塊組成框圖，采用Verilog HDL語言和自頂向下的設計方法設計了主模塊和速度檢測、速度控制、RS 485等子模塊，給出了調速子模塊的仿真波形。仿真和實驗數據表明，模塊可精確產生可控硅控制脈沖，有效調節轉速，實現較小的誤差。

關鍵詞:CPLD; 遠程控制; 直流調速; 雙向可控硅

中圖分類號:TM33 文獻標識碼:A

文章編號:1004-373X(2010)09-0160-04

Design of DC Reversible Speed Module Based on EPM570

SONG Yu-chun， LIU Yao

(School of Physics and Mechanical Electrical Engineering， Shaoguan University， Shaoguan 512005， China)

Abstract: A common remote control reversible speed module was designed with EPM570T100C5 to regulate the speed of low-cost DC motors. In the main loop， two groups of bidirectional thyristors and diode bridge rectifier circuits are used to generate regulable DC voltage. The principle of bidirectional thyristor speed control and the advantages of using CPLD are introduced， and its composition block diagram is presented. According to Verilog HDL of top-down design method， a main module and speed detection， acityator and RS 485 submodule were designed. The simulation waveform of velocity regulation submodule was also presented. The simulation and test data show that the module can generate accurate trigger pulse， effectively regulate the speed of DC motor with small errors.

Keywords: CPLD; remote control; DC speed regulation; bidirectional thyristor

直流電機由于具有速度控制容易，啟、制動性能良好，且在寬范圍內平滑調速等特點而在冶金、機械制造、輕工等工業部門中得到廣泛應用[1]。在這些場合常需要通用、可靠性高、成本低、負載能力強、應用簡單的直流調速模塊，而且某些時候可進行遠程操作。本文針對常見調速應用，采用可控硅做為調速元件，采用EPM570T100C5設計和實現了一個通用直流調速模塊，為實現遠距離控制內置了RS 485通信和簡單通信協議。采用EPM570T100C5作為控制核心，電路簡潔，輸出控制脈沖精確，硬件實現相對單片機程序可靠性高、實時性好。

1 系統設計

模塊組成框圖如圖1所示。主回路可控元件選用雙向可控硅，成本低、控制電路簡單、調壓方便可靠。為實現電機雙向運行，采用兩組反并聯的整流單元。雙向可控硅調壓后經橋式整流模塊變換成直流電，輸出給電動機進行調壓調速。調壓采用移相方式，所以設計了電源過零脈沖形成電路。為增加模塊可靠性，強電與弱電全部用光電耦合器隔離;雙向可控硅單元內有簡單的RC緩沖電路，用以抑制du/dt?？紤]到某些應用場合需要遠程控制，增加了RS 485通信單元，用MAX3485E芯片進行電平轉換。測速選用直流測速發電機，相對于光電編碼器更經濟，測速發電機輸出的直流電壓經降壓、濾波預處理后進行V/F變換。6位LED顯示當前速度。電源電路為整個系統提供+3.3 V電源。

圖1 模塊組成框圖

主控芯片EPM570T100C5是Altera的MAX Ⅱ系列低成本的復雜可編程邏輯器件(CPLD)產品，其密度高且性能優良，內置用戶非易失性FLASH存儲器塊，內部時鐘頻率高達[2]300 MHz，100腳MBGA封裝，570個邏輯單元(LE)。 MAX Ⅱ器件具有創新的查找表(LUT)邏輯結構，突破了傳統宏單元器件的成本和功耗限制。設計人員可以利用MAX Ⅱ器件來替代低密度FPGA，ASSP和標準邏輯器件，支持在系統編程(ISP)，很容易在現場重新進行配置。使用EPM570T100C5開發調速裝置，大大降低了系統功耗、體積和成本。另外，Altera提供免費的Quartus Ⅱ基礎版軟件，支持所有MAX Ⅱ器件，它是基于MAX Ⅱ器件引腳鎖定式裝配和性能優化而設計的[3]。

2 可控硅調壓調速原理

移相觸發就是通過改變晶閘管每周期導通的起始點即觸發延遲角α的大小，達到改變輸出電壓、功率的目的[4]。圖2給出了雙向可控硅調壓波形，電源電壓u=2U1sin(ωt);α為移相角;θ為導通角。輸出電壓與控制角關系見式(1)，移相范圍φ≤α≤π。

Uo=1π∫α+θα[2U1sin(ωt)]2d(ωt)

=U1θπ+1π[sin 2α-sin(2α+2θ)

(1)

式中:α和θ滿足sin(α+θ-φ)=sin(α-φ)e-θtg φ;負載阻抗角[5]為φ=arctan(ωL/R);L為主回路總電感;R為主回路總電阻。

雙向可控硅輸出電壓整流后加到主電機電樞回路，構成降壓調速系統，調壓調速機械特性硬度不變，調速范圍大，能量損耗小。電壓與速度關系滿足式(2)的機械特性。

n=UCeφ-RaCeCTφ2T

(2)

式中:U為電機電樞電壓，來自雙向可控硅輸出電壓Uo;Ra為電樞回路電阻;T為電磁轉矩;φ為每極磁通;Ce為電動勢常數;CT為轉矩常數。

圖2 雙向可控硅調壓波形

設磁通保持不變，電樞電路中也沒有串聯可調外電阻，減小電動機電樞供電電壓時，由于轉速不立即發生變化，反電動勢也暫不發生變化，此時電樞電流減小，轉矩也減小，若阻轉矩未變，則合成轉矩小于零，轉速下降，反電動勢減小，電樞電流和電磁轉矩也隨之增大，直到達到轉矩平衡時為止，但此時轉速已較原來的降低了。由于調速時磁通不變，故也為稱之恒轉矩調速[6]。

3 FPGA核心設計

3.1 主模塊

采用自頂向下的設計方法，主模塊原理圖如圖3所示。包括speed_detection為速度檢測、speed_control為速度控制、RS 485為串口通信、gate_control為主控子模塊4部分。speedpulse為V/F轉換后的速度脈沖信號;start和stop分別為起動和停止按鍵的輸入信號; inc和dec分別為加減速按鍵的輸入信號;zeroin為同步過零脈沖的輸入信號;rxd，txd，notre和de連接到RS 485接口芯片MAX3485E;alarm為超速報警信號;led0~led5為速度顯示6位數碼管的輸出信號;maincj為主接觸器的控制信號;redled和greenled分別為紅綠燈輸出信號; pulse Ⅰ和pulse Ⅱ為正反組雙向可控硅控制信號。

速度檢測子模塊在單位時間內對speedpulse計數，得到速度值speedvalue，并經過譯碼送到6位LED顯示。速度控制模塊根據設定速度和檢測速度用PID算法調節輸出脈沖，改變移相角來控制速度;設定速度為reg變量，可用inc和dec按鍵調節，也可以來自RS 485模塊;根據速度設定值的正負得出direction信號，控制脈沖信號加在兩組雙向可控硅之一，使電機正反兩方向轉動。主控子模塊負責控制整個系統的起動和停止，復位各個子模塊，提供1 Hz，25 600 Hz，10 Hz脈沖信號。RS 485模塊負責通信管理、解析通信協議，從而接收16位速度設定值。

3.2 速度檢測

速度檢測模塊主要包括頻率計和譯碼電路，如圖4所示。enable為速度檢測使能信號，clr為輸出清零信號，speed_in為輸入速度脈沖信號，led0~led5為6位數碼管輸出信號。

3.3 速度控制

速度控制的原理是根據設定速度與實際速度的偏差用PID算法產生控制量，根據控制量的大小把過零檢測脈沖移相后加寬作為輸出控制信號，如圖5所示。

enable為輸入使能控制信號; f25600hz為決定移相單位時間的輸入信號;delay_f1hz為按鍵加減的單位時間輸入信號;key_inc和key_dec分別為加速和減速按鍵的輸入信號;zeroin為輸入同步過零脈沖信號，頻率為100 Hz;outpulse為輸出的移相脈沖信號;direction為轉向信號。

3.4 RS 485通信模塊

RS 485總線是一種多點差分數據傳輸的電氣規范[7]，其通信接口允許在簡單的一對雙絞線上進行多點雙向通信，具有噪聲抑制能力強，高速數據傳輸，且電纜比較長及可靠性高的特點[8]。

RS 485子模塊主要實現UART功能，并通過notre和de信號控制發送和接收。串行通信固定設為9 600波特、8位數據、無奇偶校驗、1位停止位。數據格式:地址碼、數據、結束字符，其長度分別為8位、16位、8位。當總線上掛接多個調速模塊時，采用廣播方法發送消息，地址碼可根據實際情況約定。由于RS 485總線是異步半雙工的通信總線，一個時刻總線只可能呈現一種狀態。因此在空閑狀態時，將RS 485總線始終設置為接收狀態 [9]。

3.5 仿真

功能仿真又稱前仿真，其目的是檢查HDL代碼所描述的邏輯功能是否和預期的功能一致[10]。全部模塊已在Quartus Ⅱ中仿真通過，圖6給出速度控制模塊功能仿真波形。仿真時間為30 s，假設期間實際速度為常數，在3.9 s按下加速按鍵，使key_inc變為高電平，10 s后(13.90 s時刻)加速按鍵釋放變為低電平，據圖6的仿真波形圖中可知，在13.90 s時刻，輸出脈沖下降沿相對于過零脈沖從180°向前移相約70°，表明移相調速功能正常。

圖3 主模塊原理圖

圖4 速度檢測原理圖

圖5 調速控制原理圖

圖6 速度控制模塊仿真波形圖

4 實際系統運行數據

為調試和分析系統運行狀況，測得如表1所示系統運行數據。主電動機型號110ZF53，pN=100 W，UN=220 V，IN=0.50 A，1 600 rpm。delaydata[15..8]是速度控制模塊中元件CONTROL_FPGA的延時，輸出數據高8位。

從表1中數據看出，控制系統可有效、連續地調整電機速度，穩態誤差較小，負載轉矩的變化使移相角與轉速之間呈非線性關系，但移相角與輸出電壓一一對應。

5 結 語

該設計具有通用性、經濟性、可靠性，是常規直流速度控制的較好解決方案。由于采用CPLD芯片作為控制核心，可方便地進行各種改進。若要進一步提高控制性能，可以增加電流閉環;或稍加改動，可以控制兩臺直流電機的單向運行;可以實現組成分布式網絡控制系統等。

參考文獻

[1]黃楚芳，陳鴻.基于FPGA直流電機調速器的實現[J].電子測試，2009(2):65-68.

[2]李慶，唐靜.基于CPLD的DDS與PLL信號源的設計[J].武漢理工大學學報，2007，29(10):28-30.

[3]周韻.EPM570在視頻采集中的設計與應用[J].國外電子元器件，2007(5):58-60.

[4]劉艷萍，李素玲，李志軍，等.勵磁系統中可控硅觸發脈沖的FPGA編程實現[J].大電機技術，2007(1):49-51.

[5]王兆安，黃俊.電力電子技術[M].西安:西安交通大學出版社，2001.

[6]韓雪華，劉緒軍.晶閘管直流調壓調速在礦用架線機車中的應用[J].山東煤炭科技，2008(2):9-11.

[7]孫磊，李平舟.智能測控系統中的RS 485總線和CAN總線[J].電子科技，2009，22(9):46-48.

[8]李建兵，周東方，岳春生.主控權可切換的485總線分布式控制系統[J].微型機與應用，2001，20(12):20-21.

[9]劉憲偉，李秀娟.基于CPLD的RS 485通用HUB設計與實現[J].電子技術，2007(3):74-76.

[10]王冠，俞一鳴.面向CPLD/FPGA的Verilog設計[M].北京:機械工業出版社，2007.