利用布線技巧提高嵌入式系統PCB的信號完整性

摘 要:針對嵌入式系統PCB高頻環境引發的信號完整性問題，提出合理布線來抑制它的方法。通過對各種信號完整性現象的分析，并對傳輸線、過孔以及拐角的電氣特性進行建模說明，歸結出一些在PCB設計中利用布線技巧提高信號完整性的方法，具有實際的參考價值。關鍵詞:嵌入式系統; 信號完整性; PCB設計; 布線技巧

中圖分類號:TN911-34; TP303.3 文獻標識碼:A 文章編號:1004-373X(2010)16-0080-03

Wiring Technique to Improve the Signal Integrity in PCB of Embedded System

JIANG Zhang， QI Jian-feng， WANG Chuang-wei

(Department of Computer， Ordnance Engineering College， Shijiazhuang 050003， China)

Abstract: A method of the equitable wiring is proposed for solving the problems of signal integrity insufficiency caused by the high-frequency environment in PCB of embedded systems. Several methods to use the wiring techniques to improve signal integrity in the PCB design are summed up by the analysis of the diversified phenomena about signal integrity， and accounting for electrical characteristics of transmission lines， through-holes and corners by modeling. The methods have the actual reference value in the PCB design.

Keywords: embedded system; signal integrity; PCB design; wiring technique

0 引 言

隨著電子技術的迅猛發展，嵌入式系統的應用越來越廣泛，在很多應用中，人們考慮的不再是功能和性能，而是可靠性和兼容性[1-2]。印制電路板(print circuit board，PCB)是電子產品中電路元件和器件的基本支撐件，其設計質量往往直接影響嵌入式系統的可靠性和兼容性[3]。以往，一些低速電路板中，時鐘頻率一般只有10 MHz左右，電路板或封裝設計的主要挑戰就是如何在雙層板上布通所有的信號線以及如何在組裝時不破壞封裝。由于互連線不曾影響系統性能，所以互連線的電氣特性并不重要。在這種意義下對信號低速電路板中的互連線是暢通透明的。但是隨著嵌入式系統的發展，采用的電路基本上都是高頻電路，由于時鐘頻率的提高，信號上升沿也變短，印制電路對經過信號產生的容抗和感抗將遠遠大于印制電路本身的電阻，嚴重影響信號的完整性[4]。對于嵌入式系統，當時鐘頻率超過100 MHz或上升沿小于1 ns時，信號完整性效應就變得重要了[5-6]。

在PCB中，信號線是信號傳輸的主要載體，信號線的走線情況將直接決定信號傳輸的優越，從而直接影響整個系統的性能。……