基于流水線加法器的數字相關器設計

摘 要: 數字相關器在數字擴頻通信系統中應用廣泛，受數字信號處理器件速度限制，無法應用于高速寬帶通信系統，在此提出了一種基于流水線加法器的數字相關處理算法。該算法最大限度地減少了加法器進位操作，解決了基于全加器型數字相關器存在的進位延遲過大的問題，實現了時分多址體制下的同步段數字相關，提高了同步段相關的可靠性。

關鍵詞:擴頻通信; 數字相關; FPGA; 流水線加法器; 相關器

中圖分類號:TN911-34文獻標識碼:A

文章編號:1004-373X(2010)16-0151-03

Design of Digital Correlator Based on Pipeline Adder

LEI Qing-feng，JIA Wen-hai

(No. 20th Institute， CETC， Xi’an 710068， China)

Abstract:Digital correlator is widely applied in digital spread-spectrum communication system， but it cannot be used in high speed wide-band communication system due to the limitation of low-speed DSP device. In this paper， a full-adder based digital correlation processing algorithm is proposed， which largely decreased the carry operation in the full-adder， solved the problem of carry time-delay existing in the full-adder based digital correlator， achieved the synchronization processing in time-division-multiple-access based system and improved the reliability of the synchronization correlation.Keywords:spread-spectrum communication;digital correlation;FPGA;pipeline adder;correlation device

0 引 言

數字相關器是擴頻通信體制下數字中頻接收機核心部件之一，在數字擴頻通信系統中應用廣泛，但由于受數字信號處理器件速度限制，無法應用于高速寬帶通信系統。其中一個重要原因是高位數的加法器進位延遲過大，使得在一個采樣時鐘節拍內無法完成一次累加運算，而導致相關運算錯誤[1]。隨著FPGA技術的快速發展，器件速度的不斷提升，這一問題一定程度得到改善，但仍然無法滿足高位數擴頻碼、高采樣速率和大動態范圍的數字相關器的工程實現，因此必須采用優化算法最大限度地減少加法器進位操作，從而降低電路延遲對數字相關處理的影響，較為可行的方法是通過流水線加法器構建數字相關器。

1 數字相關器基本模型分析

數字相關器類似于匹配濾波器，可以看作乘累加運算器，即輸入數據流同本地碼在采樣同步時鐘的驅動下(在一個時鐘節拍內)逐級相乘并累加。……