一種AES密碼算法的硬件實現(xiàn)

摘 要:介紹了一種適用于較小面積應用場合AES密碼算法的實現(xiàn)方案。結合該算法的特點，在常規(guī)輪變換中提出一種加/解密列混合變換集成化的硬件結構設計，通過選擇使用同一個模塊，可以實現(xiàn)加密和解密中的線性變換，既整合了部分加/解密硬件結構，又節(jié)約了大量的硬件資源。仿真與綜合結果表明，加/解密運算模塊面積不超過25 000個等效門，有效地減小了硬件實現(xiàn)面積，同時該設計方案也滿足實際應用性能的需求。關鍵詞:AES算法; 復合域算法;輪變換; 加/解密硬件結構

中圖分類號:TN918-33文獻標識碼:A

文章編號:1004-373X(2010)16-0010-04

Hardware Implementation of AES Cipher Algorithm

WANG Ze-kun1，CHEN Song-tao2

(1. Huaxia College， Wuhan University of Technology，Wuhan 430223，China;2. Fiberhome Co. Ltd.， Wuhan 430223，China)

Abstract: An implementation of AES cipher algorithm for limited area application is introduced. In the normal round transformation， the combination of addroundkey transformation and (Inv) MixColumns transformation is presented for eliminating the difference between encryption and decryption in hardware architecture， and linear transformation is achieved when data is encrypted or decrypted in the certain condition choice. Simulation and synthesis results show that the encryption and decryption operation modules are no more than 25k gates， and can reduce the size of the hardware implementation more effectively. The design can meet the requirements in performance.

Keywords: AES algorithm; composite field arithmetic;round transformation; encryption and decryption hardware architecture

0 引 言

密碼模塊是安全保密系統(tǒng)的重要組成部分，其核心任務就是加/解密數(shù)據(jù)。目前，分組密碼算法AES以其高效率、低開銷、實現(xiàn)簡單等特點被廣泛應用于密碼模塊的研制。隨著計算機信息技術和超大規(guī)模集成電路技術的成熟與發(fā)展，通過硬件來實現(xiàn)密鑰模塊的內(nèi)部運作，可保證在外界無密鑰的明文流動，能夠?qū)崿F(xiàn)真正意義上的保密。此外，硬件實現(xiàn)還具有高速、高可靠性等特點。目前許多AES算法的硬件實現(xiàn)采用基于RAM查找表方式來實現(xiàn)算法中最關鍵的SubBytes部分。本文采用復合域來實現(xiàn)SubBytes部分的求逆運算，以便于采用組合邏輯減小面積[1]。同時采用加/解密運算中列變換的部分電路進行復用，從而進一步節(jié)省實現(xiàn)面積。這樣可以使AES密碼應用于RFID系統(tǒng)，IC卡等面積要求較小的場合。

1 AES算法簡介

AES算法是一種迭代型分組密碼，其分組長度和密鑰長度均可變，各自可以獨立指定為128 b，192 b，256 b[2-3]。……