基于FPGA分布式算法的濾波器設計

摘 要:設計了FPGA的分布式算法結構和具體的硬件環(huán)境。基于FPGA的分布式算法充分利用FPGA的并行處理特性設計算法，簡化了濾波器系統(tǒng)設計。采用了分割查找表技術，節(jié)省了FPGA硬件資源。對查找表(LUT)中內容經(jīng)過相應的修改即可方便地實現(xiàn)低通、高通、帶通濾波。對基于FPGA分布式算法的濾波器進行了仿真及工況環(huán)境下的測試實驗。實驗結果表明，該算法不僅提高了系統(tǒng)運行速度，而且節(jié)省了大量的FPGA資源，還具有極大的靈活性。關鍵詞:FPGA; FIR 濾波器; 分布式算法; LUT

中圖分類號:TN 713+.7-34文獻標識碼:A

文章編號:1004-373X(2010)16-0117-03

Design of Filter Based on FPGA Distributed Algorithm

CUI Yong-qiang， GAO Xiao-ding， HE Su-xin

(Xi’an Polytechnic University， Xi’an 710048， China)

Abstract: The structure of FPGA distributed algorithm (DA) and the specific hardware environment is designed in this paper. The design of the filter system is simplified with FPGA distributed algorithm and by making full use of FPGA parallel processing algorithm. The technique of partition look-up table (LUT) is adopted to save FPGA hardware resources. The low-pass， high- pass and band-pass filtering can be conveniently achieved by the corresponding modification of the content in LUT. The filter based on FPGA distributed algorithm was tested under the condition of simulation and operation mode. The results show that the algorithm can not only increase the speed of system calculation and save a lot of FPGA resources， but also has enormous flexibility.

Keywords: FPGA; FIR filter; distributed algorithm; LUT;

0 引 言

傳統(tǒng)數(shù)字濾波器硬件的實現(xiàn)主要采用專用集成電路 (ASIC)和數(shù)字信號處理器(DSP)來實現(xiàn)。FPGA內部的功能塊中采用了SRAM的查找表(look up table，LUT)結構，這種結構特別適用于并行處理結構，相對于傳統(tǒng)方法來說，其并行度和擴展性都很好，它逐漸成為構造可編程高性能算法結構的新選擇。

分布式算法是一種適合FPGA設計的乘加運算，由于FPGA中硬件乘法器資源有限，直接應運乘法會消耗大量的資源。本文利用了豐富的存儲器資源進行查找表運算，設計了一種基于分布式算法低通FIR濾波器;利用線性相位FIR濾波器的對稱性減小了硬件規(guī)模;利用分割查找表的方法減小了存儲空間;采用并行分布式算法結構和流水線技術提高了濾波器的速度，在FPGA上實現(xiàn)了該濾波器。

1 分布式的濾波器算法[1]

FIR濾波器突出的特點是單位取樣響應h(n)僅有有限個非零值。對于一個N階的FIR濾波器形式如下[2-3]:

yn=∑N-1k=0xn-khk(1)

在許多數(shù)字信號處理應用領域中，在技術上是不需要通用的乘法算法的。……