基于FPGA的語音錄制與回放系統

摘 要:系統用FPGA實現了I2C總線控制器，以Altera公司的NiosⅡ嵌入式軟處理器為核心，結合高品質數字信號音頻編/解碼芯片WM8731成功地實現了語音的錄制及回放功能，同時利用Matlab 7.0.4軟件對所采集的語音數據進行仿真。系統采用SoPC技術，自行設計采集模塊和I2C協議驅動模塊，并通過AWALON總線掛載在Nios軟核上實時高速采集與回放。實踐表明，系統具有集成度高，穩定性好，實時性強的特點。關鍵詞:SoPC; FPGA; I2C總線; WM8731

中圖分類號:TN495-34文獻標識碼:A

文章編號:1004-373X(2010)16-0066-03

Voice Recording and Playback System Based on FPGA

ZENG Fan-zheng1， WANG Ming-juan2，QU Yi2， LI Li-li1

(1.Hezhou University， Hezhou 542800， China;2.Qinzhou University， Qinzhou 535000， China )

Abstract:The system achieves the I2C bus controller in the FPGA ， the voice recording and playback functions are realized successfully in combination with high-quality digital signal audio encoder/decoder chip WM8731 based on Altera Corporation NiosII embedded soft processor. At the same time， the collected voice data is simulated taking advantage of MATLAB 7.0.4. The system uses SoPC technology to design their own acquisition module and I2C protocol driver module， and carries on real-time and high-speed acquisition and playback through AWALON bus mounted on NIOS soft-core. Practice shows that the system has high integration， good stability and high real-time performance.Keywords:SoPC; FPGA; I2C bus; WM8731

0 引 言

隨著微電子技術的發展，系統集成向高速、高集成度、低功耗發展已經成為必然，同時SoPC技術也應用而生。SoPC將軟硬件集成于單個可編程邏輯器件平臺，使得系統設計更加簡潔靈活。SoPC綜合了SoC，PLD和FPGA的優點，集成了硬核和軟核CPU、OSP、存儲器、外圍I/O及可編程邏輯，用戶可以利用SoPC平臺自行設計高速、高性能的CPU和DSP處理器，使得電子系統設計進入一個嶄新的模式[1-10]。

該設計運用SoPC技術實現嵌入式數字化語音錄制與回放。其中，介紹了在FPGA上構建WM8731的I2C總線，以及數字化語音在SRAM中的存儲， 并利用Matlab 7.0.4軟件對所采集的語音數據進行仿真。SoPC是現在電子技術、電子系統設計的匯聚點和發展方向。充分體現了其高性能、設計靈活和易用等特點。

1 系統整體方案

系統以Altera公司的FPGA 芯片(Cyclone Ⅱ系列)EP2C35F672C6NK為平臺，結合音頻編/解碼芯片WM8731實現語音錄制與回放。該FPGA芯片具有豐富的片內資源，大量的邏輯宏單元和多個硬件乘法器，大量的自定義I/O接口，此外還有4個鎖相環，為系統提供實時時鐘。設計中充分利用了FPGA的高速并行和Avalon總線自定義硬件外設的優勢，從而構建了一個高集成度、高性能的系統。

語音通過話筒輸入，由音頻編/解碼芯片WM8731以8 kHz的A/D采樣率轉換成16位PCM碼緩存。此外，為確保采集的語音數據不丟失，先將語音存儲在SRAM中，再作后續處理。整體系統框架圖1所示。

圖1 系統總體設計框架

1.1 芯片工作原理

音頻編/解碼芯片WM8731上電后必須將工作模式設置在系統要求的狀態下，因此上電后需要用VERILOG HDL編寫程序模塊對芯片的工作模式進行設置。該語音編/解碼芯片有多種工作模式，A/D變換后，語音的采樣頻率與采樣位寬都需要根據系統的具體要求，合理配置。語音芯片的配置時序為I2C模式，芯片接口為主模式，即由WM8731提供位時鐘，A/D轉換和D/A轉換的左、右聲道控制相位時鐘，以及轉換后的數據PCM碼輸送給FPGA處理器。以下為芯片配置字列表，WM8731內部控制字寄存器有16個，在芯片初始化時，在制作ROM表格中完成。相應的程序設置如下:

SET_LIN_L:LUT_DATA<=16′h001A;//線入左聲道控制

SET_LIN_R:LUT_DATA<=16′h021A;//線入右聲道控制

SET_HEAD_L:LUT_DATA<=16′h047B;

SET_HEAD_R:LUT_DATA<=16′h067B;

A_PATH_CTRL:LUT_DATA<=16′h0814;//16′h08F8;

D_PATH_CTRL:LUT_DATA<=16′h0A06;//16′h0A06;

POWER_ON:LUT_DATA<=16′h0C00;

SET_FORMAT:LUT_DATA<=16′h0E01;

SAMPLE_CTRL: LUT_DATA<=16′h100E;

SET_ACTIVE:LUT_DATA<=16′h1201;

1.2 配置單元模塊

配置單元模塊綜合頂層圖如圖2所示。從程序編譯分析報告(見圖3)可以得出，該單元模塊消耗了101個邏輯單元，它作為語音采集模塊的一個子模塊。在配置電路中，模塊CLOCK_50將輸入的50 MHz系統時鐘分頻為1 MHz，作為I2C總線模塊的工作時鐘，CLOCK_50模塊中寫出的上面程序代碼是一個表格，存儲了配置的控制字。I2C總線模塊的I2C_SDAT和I2C_SCLK是數據線和時鐘線，DE2板固定分配了專門的I2C數據線和時鐘線的引腳線。

圖2 配置模塊綜合頂層圖

1.3 語音采集模塊

語音采集單元頂層綜合模塊如圖4所示。系統通過語音采集模塊將語音芯片采集的聲音數據串/并轉換為16位PCM碼，聲音數據傳送至SRAM存儲器內保存，這里設置了4 s錄音時間，用戶1次輸入3個孤立詞(如數字)，4×8 KB=32 KB，考慮到32 KB的原始數據需要預處理、FIR濾波和歸一化。斷點檢測，所有處理后的數據仍然存入后續的SRAM地址中。檢測出的孤立詞分別存入獨立首地址后面。

圖3 配置單元模塊編譯報告

圖4 語音采集單元頂層綜合模塊

1.4 語音采集實時采樣

鎖相環PLL給予WM8731工作在18.4 MHz時鐘頻率下，通過I2C總線控制器設置WM8731工作在8 kHz的采樣頻率下。圖5為在嵌入式邏輯分析儀(SignalTap Ⅱ Logic Analyzer)下語音采集控制器的采樣圖。

圖5語音采集控制器的采樣圖

圖5為實時采集圖，測試人現場讀入語音數據，模塊實時進行語音采集回放。從圖中可見，左對齊語音采集過程一共有19個脈沖，其中前16個脈沖為有效語音數據提取脈沖，后3個脈沖為將來處理擴展預留。有效語音提取出來之后便存入SRAM中。該模塊通過計數器，從啟動錄音開始，自動錄制4 s的語音信號。

2 語音錄制回放仿真

經WM8731采集的語音信號轉換并存儲于SRAM，然后用SRAM中的數據將SRAM的語音數據導出，圖6為語音采集模塊處理后作者錄入的數字符號“1234”效果圖。

圖6 Matlab軟件提取FPGA實時采集效果圖

圖6是通過DE2控制面板軟件讀取SRAM前256 KB數據(地址:0~0x1FFFF)在Matlab軟件上畫出來的圖形，同時為了對比，通過Matlab自帶的[y，fs，bits]=wavread(′Blip′，[N1 N2])，進行同樣話語的錄制，用sound(x，fs，bits)對聲音進行回放，仿真結果見圖6、圖7。從仿真圖可看出，以Matlab平臺為標準，FPGA實時采集與現實吻合。

圖7 Matlab軟件仿真

3 結 語

該系統充分利用了FPGA的高速處理能力，自行設計采集模塊和I2C協議驅動模塊，并通過AWALON總線掛載在Nios軟核上，很好地實現了實時高速采集回放，充分體現了FPGA的優越性能。同時結合SoPC設計理念，使系統一片式整合。

參考文獻

[1]趙力.語音信號處理[M].北京:機械工業出版社，2003.

[2]夏宇聞.Verilog數字系統設計教程[M].北京:北京航空航天大學出版社，2003.

[3]Altera. Nios II processor reference handbook[M]. Taiwan: Altera Corporation， 2006.

[4]Altera. Avalon bus specification[M]. Taiwan: Altera Corporation， 2002.

[5]方苗，陳澤文，彭橙廉.SoPC設計中的用戶自定義邏輯[J].計算機工程，2004，30(17):42-44.

[6]Altear. Quartus II version 7.0 handbook[M]. Taiwan: Altera Corporation， 2007.

[7]方茁，彭澄廉，陳澤文.基于Nios Ⅱ的SoPC設計[M].計算機工程與設計，2004，25(4):504-507.

[8] 趙麗娜，侯義斌，黃樟欽，等.基于FPGA的嵌入式語音識別控制系統[J].小型微型計算機系統，2007(8):1527-1531.

[9]賈龍，林巖.基于DSP和FPGA的高速數據采集系統的設計及應用[J].電子測量技術，2007，30(5):95-97，100.

[10]王金明.數字系統設計與Verilog HDL[M].北京:電子工業出版社，2009.