一種高精度的CMOS帶隙電壓基準

摘 要:介紹一種采用二階補償技術的帶隙電壓基準電路。基于一階曲率補償的帶隙電壓基準，利用晶體管基極_發射極電壓Vbe與溫度T的非線性關系，通過PTAT2電路補償Vbe的二階項，從而改善了基準電壓的溫度特性。Cadence軟件仿真結果表明，工作電壓為5 V，在-35～+110 ℃的溫度范圍內，其溫度系數可達2.89 ppm/℃。

關鍵詞:帶隙電壓基準;二階曲率補償;溫度系數;Cadence

中圖分類號:TN710文獻標識碼:A

文章編號:1004-373X(2010)02-012-03

High Precision CMOS Bandgap Voltage Reference

GAO Ju1，2，ZHOU Wei2，3

(1.Chongqing University，Chongqing，400065，China;2.National Laboratory of Analog Integrated Circuits，No.24 Research Institute，CETC，Chongqing，400060，China;

3.Chongqing University of Posts and Telecommunications，Chongqing，400065，China)

Abstract:A high_precision bandgap reference circuit with high_order compensation technique is presented.Based on the BGR with first_order curvature compensation and using base_emitter voltage Vbes nonlinear dependence of temperature T，the temperature performance of the voltage reference has been enhanced by offsetting the high_order term in Vbewith a PTAT2 term.Simulation result shows that single power supply is 5 V，the temperature coefficient is 2.89 ppm/℃ over the range of -35～+110 ℃.

Keywords:bandgap voltage reference;second_order curvature compensation;temperature coefficient;Cadence

0 引 言

集成電路的飛速發展，使得電壓基準被廣泛用于ADC，DAC，LDO等模擬或混合電路中。帶隙電壓基準的溫度特性、PSRR、精度等會影響到ADC和DAC的轉換精度，甚至影響到整個電路和系統的性能。隨著數據轉換精度的不斷提高，一階曲率補償帶隙電壓基準的溫度系數很難滿足電路應用的要求。

為提高輸出帶隙電壓基準的精度，國內外眾多學者對帶隙基準的高階曲率補償進行了研究，且補償方式眾多，如電流相減補償法[1]，電壓疊加補償法[2]，利用不同質電阻上電壓的疊加實現溫度系數的曲率補償[3]，階段性電流模式補償[4]等，可獲得最好的溫度系數達到幾個 ppm/℃。只是這些曲率補償的方法需要采用特殊工藝的電阻等對設計或工藝有其他的要求。而對于標準 CMOS工藝，有可能無法實現。本文基于一階曲率補償帶隙電壓基準，設計一種二階曲率補償的帶隙基準，并簡要地介紹了其工作原理。

1 電路結構及原理分析

1.1 二階補償原理

傳統的帶隙電壓基準是通過雙極晶體管的基極_發射極電壓Vbe的負溫度特性和PTAT電流的正溫度特性，以適當的權重相加，從而得到具有良好溫度特性的電壓。但是Vbe與溫度的關系不是完全線性的，在Vbe的泰勒展開式中存在著較多的高階項[5]，因此采用額外的電路來產生PTAT2抵消二階項，實現二階溫度曲率補償。圖1為二階補償的帶隙基準溫度特性曲線，它簡單地描述了二階溫度補償的原理。雙極型晶體管基極_發射極電壓Vbe的溫度特性可以描述為:

Vbe(T)=Vg0-BT-Cf(T)(1)

式中:Vg0是外推到0 K時硅的帶隙電壓;B，C是與溫度無關的常數;T是絕對溫度;f(T)表示溫度的高階分量。設計基準電路使得:

Vref=Vbe(T)+D(T)+Ef2(T)(2)

并且DB，Cf(T)Ef2(T)即可實現高階的溫度補償，使得帶隙電壓基準輸出電壓接近硅的帶隙電壓Vg0。運用此補償技術，其基準電壓的輸出表達式為:

Vref=Vbe+VPTAT+VPTAT2(3)

圖1 二階補償的帶隙基準溫度特性曲線

1.2 二階補償電路

圖2為一種基于傳統的帶隙基準結構的二階補償電路。

圖2 二階補償電路

晶體管Q1，Q2的發射極被運算放大器箝位，由此形成帶隙基準電路，其基準輸出表達式為:

圖3為PTAT2電流的產生電路，該電路利用MOS管工作在亞閾值區產生PTAT2電流。MP10~MP13工作在飽和區，MN1~MN4工作在亞閾值區。

圖3 PTAT2電流產生電路

根據KVL定律:

1.3 電路實現

運算放大器如圖4所示。選用PMOS差分對管作為輸入級，給定相同的偏置電流和寬長比，PMOS 管的跨導低，這有利于減小 PMOS溝道噪聲;MN5 和 MN6作有源負載，運算放大器的輸出直接驅動MP1，MP2，MP3。

圖4 運算放大器

對運用于帶隙電壓基準的運放的要求有:增益高，高增益的運算放大器有利于提高電壓基準的電源抑制比PSRR， 因此采用二級結構，有足夠的相位裕度，從而保證差分放大器能夠穩定的工作， 所以使用補償電容Cc對運算放大器進行相位補償。運放的輸入失調電壓反比于差分對管的寬長比，差分輸入對管MP6和MP7的寬長比取盡可能大的值以減小運放的失調電壓。運放DC增益為81.6 dB，相位裕度為51°。

2 仿真結果分析

根據以上分析，運用Cadence軟件，在工作電壓為5 V，溫度范圍為-35～+110 ℃的條件下對電路進行了仿真。圖5和圖6為帶隙電壓基準源補償前后的溫度特性仿真結果，從圖5，圖6中可以看出，溫度從-35～+110 ℃變化時，補償后的溫度系數為2.89 ppm/℃，與傳統的帶隙電壓基準的溫度系數17.6 ppm/℃相比較，電路表現了良好的溫度特性。

圖5 傳統帶隙的溫度特性

圖6 二階曲率補償后的溫度特性

3 結 語

本文給出一種使用二階補償技術的高精度CMOS帶隙電壓基準電路的設計，該電路通過PTAT2電路補償Vbe的二階項，從而改善了基準電壓的溫度特性。仿真結果表明，該電路在工作電壓為5 V，溫度范圍為-35～+110 ℃，其溫度系數為2.89 ppm/℃，溫度特性有很大的改善。

參考文獻

[1]Piero Malcovati，Franco Maloberti，Carlo Fiocchi.Curvature Compensate BiCMOS Bandgap with 1 V Supply Voltage[J].IEEE Journal of Solid_state Circuit，2001(36):1 076_1 081.

[2]Malcovati P，Maloberti F.New Curvature_Compensation Technique for CMOS Bandgap Reference with Sub 1 V Operation[J].IEEE Solid_state Circuit，2001，36(7):1 076_1 081.

[3]Doyle J，Young Jun Lee，Yong Bin.A CMOS Subbandgap Reference Circuit with 1 V Power Supply Voltage[J].IEEE Solid_state Circuit，2004，39(1):252_255.

[4]Ka Nang Leung，Philip K T Mok，Chi Yat Leung.A 2 V 23 μA 5.3 ppm/℃ Curvature Compensated CMOS Bandgap Voltage Reference[J].IEEE Solid_state Circuits，2003，38(3):561_564.

[5]Rincon_Mora G A.Voltage References from Diodes to Precision High_Order Bandgap Circuits[M].IEEE Press，2002:16_20.

[6]Razavi B.模擬CMOS集成電路設計[M].陳貴燦，譯.西安:西安交通大學出版社，2003.

[7]Gray Paul R，Paul J Hurst，Stephen H Lewis.模擬集成電路的分析與設計[M].4版.張曉林，譯.北京:高等教育出版社，2003.

[8]Allen P E.CMOS模擬集成電路設計[M].2版.馮軍，譯.北京:電子工業出版社，2005.

[9]Rincon_Mora G A，Allen P E.A Low Voltage，Low Quie_scent，Low Drop_out Regulator[J].IEEE Solid_state Circuit，1998，33(1):36_43.

作者簡介

高 菊 女，1984年出生，重慶人，碩士研究生。主要研究方向為混合信號集成電路設計。

周 瑋 男，1984年出生，內蒙古呼和浩特人，碩士研究生。主要研究方向為混合信號集成電路設計。