硅硅直接鍵合界面雜質分布研究

摘 要:根據硅片直接鍵合工藝中硅片的雜質分布與擴散規律，使用集成電路模擬軟件T _SUPREM 4建立一個鍵合過程中雜質再擴散模型。該模型有利于MEMS和IC電路的集成化設計。使用該模型對鍵合熱處理時的雜質再擴散進行模擬，得到了在500 ℃溫度下進行鍵合時界面處雜質的分布曲線。結果表明，熱處理1 h雜質再擴散已基本停止;鍵合界面處的氧化層對雜質擴散有明顯的阻止作用，這有利于改善器件性能。

關鍵詞:微電子機械系統;直接鍵合;雜質分布;功率器件

中圖分類號:TN305.96文獻標識碼:A

文章編號:1004-373X(2010)02-157-03

Impurity Distribution on the Interface of Silicon Direct Bonding

HUO Wenxiao

(College of Science and Information，Qingdao Agricultural University，Qingdao，260019，China)

Abstract:A model of silicon direct bonding is presented by T_ SUPREM4，and it is expedient to integrated design of MEMS and IC.The model simulates the impurity distribution during direct bonding at 500 ℃ according to the law of diffusion in semiconductor and the bonding process.The result proves the impurity distribution has stopped generating after heat treatment 1 h.And the total impurity in silicon with oxide is much less than that without oxide，which is propitious to improve the property of power device.

Keywords:MEMS;direct bonding;impurity distribution;power device

0 引 言

鍵合技術(Bonding Technology)是伴隨集成電路和微機械的發展而出現的一種加工技術。鍵合是指不利用任何黏合劑，只通過化學鍵和物理作用將硅片與硅片、硅片與玻璃或其他材料緊密結合在一起。鍵合界面具有良好的氣密性和長期的穩定性，應用十分廣泛，是微電子機械系統(MEMS)封裝中的基本技術之一[1]。

直接鍵合技術是指兩硅片通過高溫處理可以直接鍵合在一起，不需要任何粘結劑和外加電場，工藝簡單[2，3]。硅硅直接鍵合技術的特點是不使用黏合劑，依靠硅片表面的化學鍵相互連接。如果硅片在鍵合前使用等離子體活化表面，則在真空低溫條件下就可以實現較高的鍵合強度[4，5]。

硅硅鍵合可以代替傳統的深擴散和厚外延工藝，制造的功率器件能夠使實現高的擊穿電壓。與厚外延材料相比，由于鍵合經歷的熱處理時間短，處理溫度較低，因此硅片的性能沒有受到較大破壞，雜質再擴散較輕，器件性能容易得到提高[6]。

就功率器件而言，當鍵合界面有電流通過時，界面處的雜質分布必定會對器件的電學特性產生影響;對MEMS結構而言，雜質再擴散對后續自停止腐蝕等工藝也會產生影響。因此，有必要對鍵合界面處的雜質分布情況進行研究。目前，這方面的研究很少，而且在文獻[7，8]中模擬的鍵合溫度較高，與當前流行的低溫鍵合略有出入。這里使用集成電路模擬軟件T_SUPREM 4建立了鍵合工藝的模型。該模型可以使鍵合工藝與集成電路制造工藝的模擬相結合，以有利于MEMS與IC電路的集成化設計。使用該模型對500 ℃溫度下直接鍵合過程中雜質的再擴散進行了模擬，并與實驗結果進行了比較。

1 模型的建立

二維集成電路芯片工藝加工模擬系統T_SUPREM(Stanford University Process Engineering Model program)可以對硅集成電路的平面工藝進行全工序、全參數的按順序加工的二維模擬，也可以進行單工序、單項參數的模擬。但是T_SUPREM卻不支持對鍵合工藝的模擬，所以要對模擬的鍵合工藝做一些改進，建立一個適合T_SUPREM模擬的模型。

這里需要進行模擬的鍵合工藝有:N型硅片和P型硅片的鍵合。其中，N型片電阻率為0.02～0.008 Ω#8226;cm，厚度為425 μm，P型片電阻率為20～50 Ω#8226;cm，厚度為500 μm。由于P型硅片的厚度為500 μm，后來的砷雜質擴散只影響P型硅片表面幾十微米處的雜質分布，同樣硼雜質擴散也只影響N型硅片表面幾十 μm處的雜質分布。因此建立如下模型:在厚度為200 μm，電阻率為0.02～0.008 Ω#8226;cm的N型襯底上外延生長100 μm厚，電阻率為20～50 Ω#8226;cm的P型外延層，然后進行熱處理。同時，由于在500 ℃以下的溫度時，可以忽略介質界面或體內的雜質再分布行為，所以選擇的退火溫度為500 ℃。

2 模擬實驗及結果

實驗目的:分析P型硅片與N型硅片界面處的雜質分布及其隨溫度的變化關系。器件結構模擬網絡如圖1所示，在500 ℃下熱處理1 h雜質分布曲線如圖2所示;退火4 h雜質分布曲線如圖3所示。

圖1 器件結構模擬網格

圖2 500 ℃退火1 h雜質分布曲線

圖3 500 ℃退火4 h雜質分布曲線

實際上，使用的鍵合較多為親水鍵合，在鍵合界面處會存在一層厚度為2～3 nm硅氧化層，這層氧化層會阻礙雜質的再分布，使得PN結的偏離變弱。下面使用SUPREM軟件對這種結構在進行熱處理時的雜質再擴散進行模擬。

由于氧化硅層厚度只有3 nm，所以在圖中只是一條黑線，如圖4所示。

圖4 鍵合界面帶有氧化層的模擬網格

原始的雜質分布曲線如5所示，熱處理1 h后的雜質分布如圖6所示，熱處理4 h的雜質分布如圖7所示。

圖5 原始的雜質分布曲線

圖6 500 ℃熱處理1 h雜質分布曲線

圖7 500 ℃熱處理4 h雜質分布曲線

3 結果分析

這里的重要工作是使用T_SUPREM軟件建立直接鍵合工藝的模型。通過模擬得出結論:在500 ℃條件下進行熱處理，1 h后雜質再分布曲線已基本確定，在其后的熱處理中雜質分布基本沒有變化。同時，可以看到，如果沒有界面氧化層，PN結偏離鍵合界面的距離約為1.2 μm，然而在實際鍵合界面處存在一層厚度為2~3 nm的氧化層，所以對這種結構又進行了模擬。模擬結果顯示，由于這層氧化層的存在，PN結僅偏離鍵合界面0.8 μm左右。這與文獻[9]中得到的結果基本吻合。這樣形成的PN結就避免了界面勢壘對電學特性的影響。例如，在PN結中，其反向電流為[10]:

J=qni2τP2εε0VAqND1/2

因為PN結已經偏離鍵合界面，所以它使雜質和缺陷遠離PN界面，且使τP增大，即少數載流子壽命加長，功率器件特性得到改善。但如果雜質擴散的太深，雜質分布明顯偏離突變PN結，使I區的串聯電阻增大，這將使電子器件的性能降低。

當氧化層厚度不超過3 nm時，載流子主要是靠隧道效應通過界面，不會影響電流的傳輸。

4 結 語

由上述分析結果可得結論:使用低溫硅片直接鍵合技術制造的功率器件，由于鍵合溫度低，且在界面上存在一層非常薄的氧化層，雜質擴散深度很小，這樣不僅使器件結構不會改變太大，又能使器件特性得到了改善。

參考文獻

[1]\\徐泰然.微機電系統封裝\\.姚軍，譯.北京:清華大學出版社，2006.

[2]黃慶安.硅微機械加工技術\\.北京:科學出版社，1996.

[3]Tong Q Y，Gosele U M.Semiconductor Wafer Bonding:Science and Technology\\.John Wiley Sons，1999.

[4]肖巖，茅盤松，袁璟.用氧等離子體激活處理的低溫硅片直接鍵合技術\\.半導體技術，1999，24(5):19-22.

[5]Tong Q Y，Gan Q，Fountain G，et al.Low_temperature Bonding of Silicon_oxide_covered Wafers using Diluted HF Etching\\.Journal of Applied Physics，2004，85(14):2 762-2 764.

[6]Ohashi H，Furukawa K，Atsuta M，et al.Study of Si Wafer Directly Bonded Interface Effect on Power Device Characte_ristics\\.Proc.Int.Electron Device Meeting\\.USA，1987，33:678-681.

[7]張佩君，黃慶安.硅片直接鍵合雜質分布的模型與模擬\\.半導體學報，2003，24(8):887-891.

[8]陳新安，黃慶安.Si_Si直接鍵合的雜質分布\\.半導體學報，2006，27(11):2 051-2 055.

[9]陳軍寧，黃慶安，張會珍，等.硅硅直接鍵合的界面雜質\\.固體電子學研究與進展，1993，13(1):35.

[10]浙江大學半導體器件教研室.晶體管原理\\.北京:國防工業出版社，1980.